数字电子课件第10章.ppt

一、输出逻辑宏单元 10.4.2 GAL 的输出宏单元 三态数据选择器 TSMUX：主要用于选择三态输出缓冲器的使能信号，控制它的工作状态。当 AC0 、 AC1(n) 为 00 时，TSMUX 输出VCC ，三态输出缓冲器处于工作状态；当AC0、AC1(n) 为 01 时，TSMUX 输出 0，三态输出缓冲器输出处于高阻状态；当 AC0、 AC1(n) 为 10 时，三态输出缓冲器受外部输入 OE 信号控制；当 AC0 、 AC1(n)为 11 时，三态输出缓冲器受第 1 与项 P1 控制。 一、输出逻辑宏单元 10.4.2 GAL 的输出宏单元 反馈数据选择器FMUX:主要用于选择不同来源的输入信号反馈到与阵列的输入端。FMUX的输入信号有 4 个来源： ① 来自 D 触发器的 Q 端；②来自本级的 I / O 端； ③来自相邻 m 单元 OLMC的输出； ④来自低电平 0 （地）。 一、输出逻辑宏单元 10.4.2 GAL 的输出宏单元 输出数据选择器OMUX:主要用于控制输出是为组合输出还是寄存器输出。当 OM = 0 时，OMUX 选择异或门输出送到三态输出缓冲器的输入端，这时为组合输出方式；当 OM = 1 时，OMUX 选择 Q 送到三态输出缓冲器的输入端，这时为寄存器输出方式。 一、输出逻辑宏单元 10.4.2 GAL 的输出宏单元 异或门：用于控制 OLMC 输出信号的极性。当 XOR (n) = 0 时， D = B ? XOR (n) = B ，输出为或门输出的原变量；当 XOR(n) =1 时， D = B ? XOR (n) = B ，输出为或门输出的反变量。因此，利用 XOR (n)的取值不同，使 GAL 的 OLMC 输出极性可以编程。XOR (n)为输出极性控制字。 GAL16V8 的结构控制字寄存器有 82 位，其中有 64 位 是用于控制与阵列中的 64 个与门，其余 18 位用于控制 8 个 OLMC。 二、GAL16V8 的结构控制字 1. 结构控制字寄存器 GAL16V8 的结构控制字的组成 二、GAL16V8 的结构控制字 1. 结构控制字寄存器 GAL16V8 的结构控制字的组成 同步位 SYN : 只有 1 位，8 个 OLMC 共用，用于控制 OLMC 组合逻辑电路还是时序逻辑电路。 极性控制位 XOR (n)：共有 8 位，每个 OLMC 为 1 位，用于控制各个 OLMC 的输出极性。 结构控制位 AC0、AC1(n) : AC0 为 1 位，8 个 OLMC 共用； AC 1(n) 为 8 位，每个 OLMC 有 1 位。AC0、AC1(n) 与 SYN 配合使用，实现控制输出逻辑宏单元的输出组态。 二、GAL16V8 的结构控制字 2. OLMC 的 5 种输出组态 FMUX 组 态 0 0 1 P1 I/O（n) D OE TSMUX OMYX SYN AC0 AC1(n) PTMUX 时序逻辑寄存器输出 时序逻辑，组合输出 组合电路专用 输出 组合电路专用 输入,三态门禁止 组合电路双向I/O端 0 1 1 1 0 0 1 1 0 1 1 1 P1 D D D *I/O（m) I/O（n) Q 0 P1 0 P1 P1 1 0 *O Q 寄存器输出 时序电路组合输出 专用组合输出 组合双向 I / O 专用组合输入 5 种输出结构的等效逻辑图 认识和掌握 OLMC 的结构和工作原理，理解结 构控制字寄存器的功能和作用是十分重要的。但应 指出，结构控制字寄存器的设置不是独立由人工设 置的，而是在应用软件开发系统进行逻辑设计时， 由软件开发系统自动完成的。只要用户的逻辑设计 是正确的，符合开发系统软件的设计规范，系统在 对设计源文件进行编译、器件选配时，将自动设置 结构控制字寄存器，而不需人工干预。 主要要求： 了解 FPGA 的基本结构。 了解 FPGA 的模块功能和数据装载。 10.5　现场可编程门阵列 ( FPGA ) FPGA 的 结 构框 图 布线区（PIR） 　　FPGA 主要由可编程输入 / 输出模块 IOB ( Input/Output Block)、可编程逻辑模块 CLB ( Configurable Logic Block)、可编程互连资源 PIR ( Programmable Interconnect Resource) 三种可编程逻辑元件和存放编程数据的静态存储器 SRAM 组成。 10.5.1 FPGA 的基本结构 FPGA 的 结 构