数字电路(数字逻辑)期末试卷(第2套).docVIP

  • 2
  • 0
  • 约2.47千字
  • 约 8页
  • 2017-12-22 发布于重庆
  • 举报

数字电路(数字逻辑)期末试卷(第2套).doc

数字电路(数字逻辑)期末试卷(第2套)

?数字电子技术基础?综合练习题(第2套) 填空题(本题30分,·ā= ,A+ā= ,= , = 。 2.数字系统中,用二进制代码表示某一信息称为 。反之,把二进制代码所表示的信息翻译出来称为 。 3.完成下列各种数制的转换 (166)10=( )2=( )16 (100101010)2=( )10=( )8421BCD 4.一个三位二进制编码器有 个电平输入端,输出 位二进制代码。 5.判断图1.5电路, 是组合电路的框图, 是时序电路的框图。从中可以看出,时序电路与组合电路相比,在电路结构上的特点是 。(填空2分) (a) (b) 图 1.5 6. JK触发器的特性方程为Qn+1= , D触发器的特性方程为Qn+1= 。 7. 触发器是构成各种数字系统的一种基本逻辑单元,其逻辑功能的特点是具有 能力,一个触发器可以用来存放一位 信息。 8.某计数器的状态转换图如图1.8示,试问该计数器是一个 进制 法计数器,它有 无效状态,该电路 自启动。 图 1.8 9.已知F=,根据反演规则和对偶规则 其反函数= ; 其对偶式F’= 。 10.“逻辑相邻”是指两个最小项 个因子不同,而其余的因子 。 11.一个逻辑函数除了用函数式、真值表和逻辑图之外,还有二种表示方法,它们是 、 。 二、证明或化简下列函数(每小题5分,共15分) 1.证明 2.化简 Y2(A,B,C,D)=Σm(0,4,6,8,13)+ Σd(1,2,3,9,10,11) 3.化简2.3图中的Y3 图 2.3 三、组合电路的设计和分析(本题15分) 图4.1是译码器T4138和与非门组成的电路,试写出Y1,Y2的表达式, 四、画图题(本题15分) 试写出图5.1所示触发器的特性方程,并根据A、B的波形画出Q1Q2Q3的波形(设Q1Q2Q3的初态为0)。 图 5.1 计数器分析(15分) 画出图5.1电路的状态转换图,说明这是几进制计数器,并指出电路采用复位法还是置位法。(T4161是四位二进制加法计数器) CP S1S2 工作状态 × 0 × × × 清零 ↑ 1 0 × × 预置数 × 1 1 0 1 保持(包括C) × 1 1 × 0 保持(C=0) ↑ 1 1 1 1 计数 图 5.1 时序电路分析(本题10分) 画出图6.1所示同步计数器的状态转换图和时序图,并说明其逻辑功能。 图 6.1 ?数字电子技术基础?综合练习题(第2套) 答案 一、 1. 0, 1 编码,译码 2=(A6)16=(166)10 (100101010)2=(298)10=(1010011000)8421BCD 4.8,3 5. b, a 时序电路有记忆元件,由存储电路构成,组合电路无记忆元件,由门电路构成 6. 7.存储,二值 8.七,减法,1,能 9. 10.一,均相同 11.卡诺图,波形图 二、证明或化简下列函数(每小题5分,共15分) 证明: 化简: CD AB 00 01 11 10 00 1 × × × 01 1 1 11 1 10 1 × × × 3. 三、 真值表: A B C Y1 Y2 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 0 0 1 0 1 0 1 1 1 0 1 1 1 1 1 1 1 全加器功能: A,B,C为三个输入端 Y1

您可能关注的文档

文档评论(0)

1亿VIP精品文档

相关文档