洗衣机的简易控制电路设计.doc

2008—2009学年第二学期 《数字电子技术课程设计》设计报告 专业班级 电气07-1 姓 名 学 号 开课系室 电工电子学教学中心 设计日期 2009年7月4日 ～7日 洗衣机的简易控制电路设计 一、设计任务及要求： 洗衣机是家庭常用电器，一般可以有多种工作模式可供选择。在此要求设计具有两种工作模式的简易洗衣机控制电路，具有复位、模式设置、洗衣时间预置、启动、暂停功能，并能显示洗衣机的工作状态（如洗涤时间倒计时，电动机的正反转、暂停）。 （一）具体要求： 图1 洗衣模式一 图2 洗衣模式二 3、洗衣时间预置键K1和K2。当S1＝0，S2＝0时，预置模式一的洗衣时间；当S1＝1，S2＝0时，预置模式二的洗衣时间。在时间预置功能下，按一下K1按键洗衣时间增加1分钟（一个洗衣循环），按一下K2按键洗衣时间减少1分钟（一个洗衣循环），预置时间范围为0－9分钟。 4、设置启动开关S2。洗衣模式设定后，开关状态S2＝1时，按照设定的洗衣模式启动电机运转。在洗衣过程中分别用3个LED灯来显示电动机的正转、翻转，间歇等状态。 5、设置暂停开关S3。当开关状态S3＝1时，洗衣暂停，计数器状态、显示均保持，并点亮LED灯显示暂停状态。S3＝0时正常运转。 （二）输入输出资源说明： 1、输入信号：（按下时K=1松开时K=0）2、外部输入脉冲，使用。 3、输出组信号（每组个），分别接到外部的个数码管上显示。分别接到外部的 图3 洗衣机控制器结构框图 根据如上说明，本设计的主要任务和设计要求是： 按照现代数字系统的Top-Down模块化设计方法，提出系统的整体设计方案，并进行正确的功能划分，分别提出并实现控制、等模块化子系统的设计方案。 在的EDA设计环境中，完成系统的顶层设计、各子系统的模块化设计。分别完成各个基于语言实现的子模块（包括控制、）的逻辑功能仿真。对顶层设计进行功能仿真。 在2步的基础上，Synplify Pro 8.1对各个子模块及顶层设计进行二、设计与原理： （一）、顶层设计方案（）、设计方案设计方案：设计方案：三、电路设计、仿真与： （一）、顶层设计：1、基于的顶层源文件module xiyiji(s0,s1,s2,s3,clk10,RESET,clk1,MSL,MSH,led1,led2,led3,led4,m1,m2); input s0,s1,s2,s3,clk10,RESET; inout clk1; inout[3:0] MSL,MSH; output led1,led2,led3,led4; output[7:0] m1,m2; shifenpin fengjian(clk10,RESET,clk1);//调用十分频器来分频 kongzhiqi controller(s0,s1,s2,s3,clk1,led1,led2,led3,led4);//调用控制器来实现模式一二的选择 jishuqi count60(clk1,s0,s3,MSH,MSL);//60进制倒计数器 xianshiqi xianshi1(m1,MSH);//分显示 xianshiqi xianshi2(m2,MSL);//秒显示 endmodule 2、顶层设计的仿真源文件及其功能仿真波形`timescale 1ms/1ms module xiyijitest; parameter DELY=100; reg s0,s1,s2,s3,clk10,RESET; wire led1,led2,led3,led4; wire [6:0] m1,m2; always #(DELY/2) clk10 = ~ clk10; initial begin RESET=0; clk10=0; s0=0; s1=0; s2=1; s3=0; #DELY RESET=1; #(DELY*6000) RESET=0; #(DELY) $stop; end xiyiji xiyiji1(s0,s1,s2,s3,clk10,RESET,clk1,MSL,MSH,led1,led2,led3,led4,m1,m2); endmodule 仿真波形 3、顶层设计的（）、器设计源文件module shifenpin(clk10,RESET,clk1);// 十分频器分频