array工艺简介.ppt

  1. 1、本文档共67页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
array工艺简介

1.2.5 台湾地区的认证要求 台湾“标准检验局”(BSMI)为了岛内电子、电机产品的电磁辐射干扰,于1995年5月公布《商品电磁兼容性管理办法》 并于1996年7月正式公告自1997年1月1日起管制复印机等产品的电磁兼容性能 之后陆续管制信息周边产品、家电与广播音响产品。 而“标准检验局”也依据CISPR与IEC的EMC标准,逐渐修订岛内相应标准CNS,例如CNS13438就是信息类产品的标准。 岛内申请厂商其产品符合了EMC要求后,便可以依检验单位提供的产品电磁兼容型式试验报告正本一份(含外观及内部结构照片) 并加附下列资料:中文使用手册及规格,登录号码(ID)标示位置及式样说明,电路方框图,对策元件及干扰源一览表。 再填具申请书后,向所在地检验机构申请,由检验机构核发检磁号码证书。 1.2.4 新西兰与澳大利亚的认证要求 新西兰与澳大利亚的电磁兼容管理主要是依据1992年公告的无线电波法(Radio Communication Act)。 该法于1996年1月1日生效,并于1997年1月1日起强制实施。 对信息技术设备产品需符合AS/NZS 3548电磁辐射干扰规定。 澳洲在EMC方面管制的架构与欧盟CE-Marking大致雷同,均采用自我认证的方式。 依产品标准执行且通过测试后,签署一自我宣告书(DOC)即可。 所不同的是宣告书必须由澳洲境内的进口商、供货商或制造商签署宣告。 另澳洲政府还要求每一澳洲本地的供货商或进口商必须向其执行单位ACA(Australian Communications Authority)登录。 按规定做成C-Tick标记,贴于产品适当位置。 Process 不良 Open1——ITO Open ---ITO Open按发生位置主要可以分为三种情况: Gate Data TFT Cgp Cst Cdp Gate Data TFT Cgp Cst Cdp ---在Array Repair无法维修 Open发生在TFT区。Cell Test一般为亮点不良。 Open发生在存储电容上。试Open的大小,若面积较小没有影响,若面积较大或影响到存储电容,在Cell test 一般为亮点不良。 Process 不良 Short1——GGS GGS ---GGS:两信号相加,造成施加的电压衰减近一半,但仍可使TFT器件导通。 ---这样这两条Gate线上像素的电压较小,相对其他正常像素来说颜色较暗。 ---DDS:由于Odd线信号与Even线信号极性相反,所以在这两条线上施加的电压抵消约为0 。 ---相当于没有信号输入。在Cell Test观察应为从上至下两条亮线。 Odd Odd Even DDS ---Gate线与Data线发生Short,加在两条线上的信号互相干扰。 ---Gate线大部分时间电压较低,导致Data线上的电压也较低。 在Cell Test的DGS Data线应为亮线。 ---加在Gate线的脉冲也会受到Data信号的影响,但所受影响随位置而变,沿信号加入方向,越靠近Short发生处,受到的影响越大。 所以在Cell Test观察应为逐渐变亮的线。 Odd Odd Even Process 不良 Short1——DGS原理 Glass Gate SiNx a-Si:H SiNx S/D PVX Ohmic ---可以分为两种情况 1. DGS-Cross : (位置 1) 维修方法 : 先将发生Short 的两侧的Data线切断; 将DGS人为的变成DO; 然后按照DO的维修方法进行维修 2. DGS-TFT : (位置 2) 维修方法 : 进行Cutting; 使发生短路的S/D金属与Data线脱离; 然后Welding。 ① ② Process 不良 Short1——DGS维修方法 ---Via Hole不良主要分为两种 Gate Data TFT Cgp Cst Cdp ---Via Hole不良会造成ITO与TFT漏极无法正常导通,从而信号不能加到Pixel上,造成Cell 亮点不良。 ---在Array Test对于No Via应在过孔处进行Welding,打通ITO与TFT漏极。 Process 不良 Short1——Via Hole 异常 Via Hole孔形不良。 No Via。 Defect分类 Defect现象 Defect简称 Repair方法 Repair效果 Lind Defect Open类 GO CO DGS DO CVD Welding OK 亮点 暗点 Short类 GGS GCS DGS DDS Cutting OK N

您可能关注的文档

文档评论(0)

153****9595 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档