原创力文档- 1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
- 2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
- 4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
- 5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传，每下载1次， 网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
重庆大学数字逻辑实验报告
《脉冲电路与数字逻辑》实验报告姓名王博韬年级2015级学业、班级计科6实验名称多路选择器--IP核的封装与调用实验时间实验地点实验成绩 实验性质□验证性 □设计性 □综合性教师评价：□算法/实验过程正确； □源程序/实验内容提交 □程序结构/实验步骤合理；□实验结果正确； □语法、语义正确； □报告规范；评语： 评价教师签名（电子签名）：一、实验目的多路选择器--IP核的封装与调用二、实验项目内容将实验一中的与门（演示过程）、或门、非门、与非门等基本门电路封装成IP核；调用封装的IP核，用Block Design设计一个一位的2选1多路选择器（可演示过程）；用verilog HDL语言编写一个一位的2选1多路选择器（可提供代码）；分别用RTL分析2）、3）中的电路设计（学会看RTL电路图）；编写仿真文件，填写出2选1多路选择器真值表，验证所设计电路的逻辑；综合、实现、生成bit流，下载到Nexys4开发板进行验证；三、实验过程或算法真值表：sabc00000010010101111000101111001111Block Design：Verilog代码：module shiyan2(input a,input b,input s,output c);wire a1,b1,sel;notgate_0 u0(.a(s),.c(sel));andgate_0 u1(.a(a),.b(sel),.c(al));andgate_0 u2(.a(s),.b(b),.c(b1));orgate_0 u3(.a(a1),.b(b1),.c(c));endmodule管脚分配：实验结果及分析和（或）源程序调试过程仿真结果：RTL分析：效果图：J15为输入a，L16为输入b，M13为输入s，H17为输出c当s为0，输出为a的输入，如下图当s为1，输出为b的输入，如下图
文档评论（0）