北航计算机学院现代电子系统设计方法与工具教程课件.ppt

3.6 中规模组合逻辑集成电路 一、集成编码器 二、集成译码器 三、集成数据选择器 四、集成数字运算电路 3.6 中规模组合逻辑集成电路 按照逻辑功能的不同特点，把数字电路分为两大类： 组合逻辑电路和时序逻辑电路 3.6 中规模组合逻辑集成电路 一、集成编码器（encoder） 3.6 中规模组合逻辑集成电路 二、集成译码器（Decoder） 3.6 中规模组合逻辑集成电路 74LS42——4/10线译码器，4个输入信号, 10条译码输出线，低有效 74LS45——与74LS42兼容，但输出为集电极开路结构，最大灌电流可达80mA，输出级耐压可达30V 3.6 中规模组合逻辑集成电路 3.6 中规模组合逻辑集成电路 三、集成数据选择器（Data Selector） 逻辑功能——从多路平行输入数据中，任选一路作为输出信号。 在微机系统、数字通讯设备中使用较多。 又叫多路开关（Multiplexer），或多路器。 与模拟开关不同！只能传送数字信号，不能传送模拟信号。 3.6 中规模组合逻辑集成电路 74LS151——八选一数据选择器 74LS251——与74LS151兼容，但为三态输出 C、B、A：地址选择信号， D7~D0：数据输入信号 /S：片选控制端 74LS153——双4选1数据选择器 74LS253——与74LS153兼容，但为三态输出 CD4539B ——与74LS153兼容，但为CMOS器件 74LS157——四2选1数据选择器 3.6 中规模组合逻辑集成电路 四、集成数字运算电路 包括数字比较器、半加器、全加器、奇偶检测器等逻辑单元电路。 3.7 中规模时序逻辑集成电路 一、集成触发器和锁存器 二、集成移位寄存器 三、集成计数器 3.7 中规模时序逻辑集成电路 一、集成触发器和锁存器 3.7 中规模时序逻辑集成电路 ——由多位触发器组成的用于保存一组二进制代码的寄存单元。 功能：当输入控制信号为高电平时，门是打开的，输出信号等于输入信号；当输入控制信号为低电平时，输出端等于上次输入的数据，即为锁存状态。 锁存器有两种类型： （1）无输出控制信号 74LS77、74LS75、74LS375——透明锁存器。 当输入控制端G为“1”时，D锁存器中的门是打开的，输入数据D通过门传输到输出Q端；当G为“0”时，门是关闭的，输出保持上次输入的数据，即为锁存状态。 3.7 中规模时序逻辑集成电路 （2）带输出控制信号 74LS373、74HC573、74HC563——数据输出为三态输出。 当输出控制端/OE为“1”时，输出呈高阻态；当/OE为“0”时，暂存数据才反映到输出端。 若将/OE始终接低电平，则74LS373变为“透明锁存器”。 3.7 中规模时序逻辑集成电路 二、集成移位寄存器 3.7 中规模时序逻辑集成电路 三、集成计数器 3.7 中规模时序逻辑集成电路 3.7 中规模时序逻辑集成电路 CD4024——7级串行二进制计数器； CD4040——12级； CD4020、CD4060——14级。 3.7 中规模时序逻辑集成电路 74LS163——4位二进制计数器（同步预置，同步清零）； 可使用RCO进行级联，构成更大规模的计数器！ 3.7 中规模时序逻辑集成电路 74LS190——单时钟十进制同步加/减计数器； 74LS191——单时钟二进制同步加/减计数器，管脚排列同74LS190； 74LS192——双时钟十进制同步加/减计数器； 74LS193——双时钟二进制同步加/减计数器，管脚排列同74LS192； CD4029——二进制/十进制可异步置数的可逆计数器 3.7 中规模时序逻辑集成电路 在时钟脉冲作用下，产生顺序脉冲，输出Q0，Q1，Q2……Q7……，依次出现与时钟同步的高电平，宽度等于时钟周期。 3.7 中规模时序逻辑集成电路 R为清零端，当R=1时，Q0=1，Q1~Q9为0。 有两个时钟输入端CP和/E 当/E=0时，计数脉冲由CP端输入，在脉冲上跳沿触发计数； 当cp=0时，计数脉冲由/E端输入，在脉冲下跳沿触发计数。 3.8 常用集成模拟开关 一、单刀单掷型 二、单刀双掷型 三、单刀多掷型 3.8 常用集成模拟开关 用于接通和断开模拟信号（也包括数字信号）的开关。 常用数字信号来控制模拟信号的传输。 3.8 常用集成模拟开关 一、单刀单掷型 CD4066——通用4开关 包含4只独立的可控CMOS开关，4只开关各有一个控制端CONTROL和两个可互换的输入/输出端（IN/OUT）； CONTROL用于控制模拟开关的通断 ， CONTROL=“1