超大规模集成电路设计专用语言.pptVIP

超大规模集成电路设计专用语言 天津大学电子科学与技术系 史再峰 shizaifeng@tju.edu.cn 课程介绍 课程名称: 超大规模集成电路设计专用语言 上课时间: 14-19周, 星期一18:30~20:05PM 授课地点: 西阶202 实验方式: 个人或分组上机实习 成绩评定: 平时成绩X20% +考试成绩X80% 联系方式: shizaifeng@tju.edu.cn 课程BLOG: scounix.blog.edu.cn 平时成绩 参考教材 Verilog 数字系统设计教程[第2版] 作者： 夏宇闻编 出版社：北京航空航天大学出版社 出版日期：2008-6 ISBN:978-81124-309-3 定价：40.00元 参考资料(一） 参考资料 VERILOG HDL硬件描述语言 A Verilog HDL Primer (second Edition) 徐振林等,机械工业出版社 ISBN：7-111-07890-X 参考资料（二） 复杂数字电路与系统的verilogHDL设计技术 北京航空航天大学出版社,夏宇闻编著 ISBN 7-81012-808-6 /TN.030 课程目标 了解集成电路设计的一般方法和流程 掌握Verilog HDL语言的语法知识 学会从多个层次对数字系统进行建模和仿真（Simulation) 学会使用建模和仿真用的EDA工具 培养学习集成电路设计相关知识的兴趣 承担起中华民族伟大复兴的神圣使命，为大力发展中国集成电路产业贡献力量。 学习方式 课堂讲授,专心听讲 课后自学,勤于练习 第一讲 绪论 集成电路发展及ASIC设计流程 第一个晶体管 世界上第一个晶体管是1947年由肖克利和他的两助手布拉顿、巴丁在贝尔实验室工作时发明的，为此，肖克利三人于1956年获得诺贝尔物理学奖。用晶体管代替电子管制造电脑，在电脑史上是一次突破性技术飞跃。 1954年，贝尔实验室使用800支晶体管组装成功人类有史以来第一台晶体管计算机 TRADIC 天才八叛逆 第一个集成电路 摩尔定律 摩尔定律是指：IC上可容纳的晶体管数目，约每隔18个月便会增加一倍，性能也将提升一倍。 半导体芯片的集成度每三年会提高四倍，加工特征尺寸则缩小二倍。 80486时代 Pentium/Pentium Pro Celeron(赛扬)处理器 Itanium（安腾）处理器标志64位元时代来临 45nm四核Core 2 Quad Q9650 酷睿i3 代号为Clarkdale的入门至主流级双核心产品，将进一步集成3D显示核心，曾经占整体PC市场7成份额的集成芯片组将会成为历史 。 Westmere系列的32nm处理器于2009年第四季末量产 中国的龙芯 集成电路产业对经济发展的战略作用 集成电路是信息产业乃至整个经济的基石。 国家发展经济，应优先发展集成电路产业。 增长率：集成电路产业信息产业GDP. 集成电路的战略性地位是由其本质决定的：社 会信息化的程度取决于对信息的掌握、处理能力和应用程度，而集成电路正是集信息处理、存储、传输于一个小小的芯片中。 集成电路的设计流程(1) 集成电路的设计流程(2) 硬件描述语言 Verilog HDL的历史(1) 1981年Gateway Automation硬件描述语言公司成立； 1983年该公司发布“Verilog HDL”及其仿真器； 1985年推出改进产品Verilog HDL-XL; 1983-1987年Verilog HDL可以描述硬件和测试激励的行为结构，Verilog-XL较快，特别在门级，并能处理万门以上的设计。Verilog-XL仿真器是解释型的，便于设计者交互地调试硬件描述，便于发现设计中出现的问题。 1987年Synonsys公司开始使用Verilog行为语言作为它综合工具的输入； 1989年12月 Cadence公司并购了Gateway公司； Verilog HDL的历史(2) 1990年初Cadence公司把Verilog HDL和Verilog-XL分成单独产品，发布了Verilog HDL,与VHDL竞争。Open Verilog International(OVI)成立，OVI由Verilog HDL的使用者和CAE供应商组成，制定标准。 1993年 几乎所有ASIC厂商支持Verilog HDL,认为Verilog-XL是最好的仿真器。OVI推出2.0版本的Verilog HDL规范，IEEE接收将OVI的Verilog2.0作为IEEE标准的提案。 1995年12月，定出Verilog HDL的标准IEEE 1364。 Verilog与VHDL的比较 VHDL－VHSIC Hardware Descripti