电子线路与数字逻辑南昌大学2016~2017.docVIP

—南 昌 大 学 考 试 试 卷— 【适用时间：20 16 ～20 17 学年第 一 学期 试卷类型：[ A ]卷】 教 师 填 写 栏 课程编号： J8000G0006 试卷编号： B2002 课程名称： 电子线路与数字逻辑-1614 考试时间： 120分钟 试卷说明： 1、本试卷共 7 页。 2、本次课程考试可以携带的特殊物品： 。 3、考试结束后，考生不得将试卷、答题纸和草稿纸带出考场。 题号 一 二 三 四 五 六 七 八 九 十 总分 累分人 签 名 题分 15 15 30 40 100 得分 考 生 填 写 栏 考生姓名： 考生学号： 所属学院： 所属班级： 所属专业： 考试日期： 考 生 须 知 1、请考生务必查看试卷中是否有缺页或破损。如有立即举手报告以便更换。 2、严禁代考，违者双方均开除学籍；严禁作弊，违者取消学位授予资格； 严禁自备草稿纸、携带手机试、携带小抄等入场，违者按考试违规处理。 考 生 承 诺 本人知道考试违纪、作弊的严重性，将严格遵守考场纪律，如若违反则愿意接受学校按有关规定处分！ 考生签名： 一、填空题：（每空 1 分，共 15 分） 得 分 评阅人 1、十进制数(30)10 = ( )2 = ( )16 = ( )8 。 2、二进制数(111010)2 = ( )8421BCD 。 3、-10010的补码是 4、2016个“1”异或的结果是 5、逻辑函数的对偶表达式为 6、逻辑函数在真值表中F=1的状态数量为 7、n个触发器组成的计数器最多可以组成 进制的计数器。 8、TTL与非门电路的外部特性参数中， ，在输入低电平时的抗干扰能力越强。 10、优先编码器74LS148的IS接0，输入则输出 11、当4路选择器的选择控制变量A0接变量A、B，数据输入端0、D1、D2、D3依次接C、0、0、C时，电路表达式为 12、图中555定时器构成多谐振荡器，其输出矩形波的周期为 ；若取R1=2R2输出矩形波的占空比为 二、选择题：（每题 3 分，共 15 分） 得 分 评阅人 1、中规模集成电路G555可构成多种功能，其中最适合用作定时和延迟功能的是.基本RS触发器 C. 2、一个5位二进制加法器，从初态计数，经过输入脉冲后，次计数器的状态为 A.01001 B.01010 C.01000 D.00100 3、已知某触发的特性表如下（A、B为触发器的输入）其输出信号的逻辑表达式为( )。 A B Qn+1 说明 0 0 Qn 保持 0 1 0 置0 1 0 1 置1 1 1 Qn 翻转 A．Qn+1 ＝A B. C. D.Qn+1 ＝ B 4、下列不属于组合逻辑电路的是.寄存器 C.数据选择器 D.优先编码器 5、有一个左移移位寄存器，当预先置入1011后，其串行输入固定接0，在4个移位脉冲CP作用下，四位数据的移位过程是( )。 A. 1011--0110--1100--1000--0000 B. 1011--0101--0010--0001--0000 C. 1011--1100--1101--1110--1111 D. 1011--1010--1001--1000--0111 三、分析题：（共 30 分） 得 分 评阅人 1、试用代数法化简下列逻辑函数为最简“”表达式。 2、用卡诺图化简，化为最简与或表达式。（5分） 3、下列函数描述的电路是否可能发生竞争？竞争结果是否会产生险象？什么情况下产生险象？若产生险象，试用增加冗余项的方法消除。（5分） (1) (2) (3) 4、分析如图所示组合逻辑电路的功能。 5、试用“代数法步骤依次求解，画出状态表和状态图“00”，说明该电路逻辑功能。（无需假定输入序列作图10分） 四、设计题：（共 40 分） 得 分 评阅人 1、试利用常用中规模二进制加法器一个5进制的计数器，要求各芯片时钟同步，且必须用预置数方法设计，画出接线图，允许附加适当的门电路实现。 74161功能表如下：逻辑符号如下为进位： 2、用一片3线-8线译码器74LS138和必要的门电路实现下列逻辑函