暑期实习报告——简易数字钟.docVIP

电子实习报告 数字钟 姓名：严宏海 学号：20101003032 班级：075102-22 指导老师：王巍、郝国成、张晓峰、闻兆海、 王国洪、吴让仲、李杏梅、王瑾 中国地质大学（武汉）机械与电子信息学院通信工程专业 2012年6月12日 目 录 一、实验内容及要求…………………………………………………2 二、软件和硬件设计……………………………………………………2 2.1基本功能电路设计…………………………………………………………………3 2.2扩展电路设计………………………………………………………………………6 三、调试过程与结果……………………………………………………… 7 3.1调试过程 ………………………………………………………………………8 3.2调试结果 ………………………………………………………………………8 四、实验心得……………………………………………………………8 五、附录…………………………………………………………………8 5.1元器件清单………………………………………………………………………9 5.2基本功能电路图………………………………………………………………10 一、实验内容及要求 任务：1、设计一个有“时”，“分”，“秒”（23小时59分59秒）显示且有校时功能的电子钟； 要求： 1．用555定时器设计一个秒钟脉冲发生器，输入1HZ的时钟；（对已有1kHz频率时钟脉冲进行分频）； 2．能显示时、分、秒，24小时制； 3. 设计晶体震荡电路来输入时钟脉冲； 4.用同步十进制集成计数器74LS90,74LS92设计一个分秒钟计数器,即六十进制计数器.； 5.用同步十进制集成计数器74LS90设计一个24小时计数器, 6.拓展部分：整点报时功能，要求当数字钟的分和秒计数器计到59分5，5，5，5秒驱动音响电路，四高一低，最后一声为高音结束，整点结束； 图2-1数字的组成框图 方案二:选用石英晶体构成振荡器电路。石英晶体振荡器的作用是产生时间标准信号。因此，一般采用石英晶体振荡器经过分频得到这一时间脉冲信号。 图 3 石英晶体振荡器由集成逻辑门与RC组成的时钟源振荡器 图 4 门电路组成的多谐振荡器图 用555组成的脉冲产生电路: R1=15*103ΩR2=68*103Ω，C=10μF?，则555所产生的脉冲的为:f=1.43/[(R1+2*R2)*103*10*106=0.947Hz,而设计要求为1Hz,因此其误差为5.3%,在精度要求不是很高的时候可以使用石英晶体振荡电路:采用的32768晶体振荡电路,其频率为32768Hz,然后再经过15分频电路可得到标准的1Hz的脉冲输出.R的阻值,对于TTL门电路通常在0.7～2KΩ之间;对于CMOS门则常在10～100MΩ之间 3、计时电路（该部分电路图见附录） 秒、分计数器为60进制计数器。小时计数器为24进制计数器。实现这两种模数的计数器采用中规模集成计数器。数字种启动后,每当数字钟显示与实际时间不符进,需要根据标准时间进行校时。校“秒”时，采用等待校时。校“分”、“时”的原理比较简单，采用加速校时。对校时电路的要求是 :①在小时校正时不影响分和秒的正常计数 。②在分校正时不影响秒和小时的正常计数 。⑴首先由555振荡器产生1KHZ的振荡信号，经过三级分频器分频，第一个分频器输出频率为500HZ的振荡信号，第二个分频器输出频率为10HZ的振荡信号，第三个分频器输出频率为1HZ的振荡信号，分别供以后的扩展电路使用。1HZ的信号作为输入信号输入到数字钟.秒个位的计数器，同时也作为数字钟校时脉冲信号。 ⑵因为秒个位是十进制，所以R0⑴和R9⑴接地，当计数器计数到9即QDQCQBQA=1001时，计数器自动清零，QD从高电平转变为低电平，同时向秒十位输送一个计数脉冲，使秒十位开始计数，由于秒十位是六进制，所以秒十位计数器A3=0，当QCQBQA=101时，秒十位计数器自动清零。当秒十位QC由高电平转变为低电平时，通过与非电路，向分个位计数器输送一个进位脉冲，使分个位开始计数，分个位和分十位计数及进位原理同秒个位和秒十位相同。当分十位QC由高电平转变为低电平时，通过与非电路，向时个位计数器输送一个进位脉冲，使时个位开始计数，当时十位QBQA=10及时个位QCQBQA=100时，时计数器通过与非电路自动清零，实现二十四进制计数。 2.2扩展电路 2.2.1闹时 原理图： 原理分析： 设置闹时时间为7时59分。闹时持续一分钟至八点整。M代表上午的输入信号，设置为高电平，时个位为7，所以当QCQBQA=111时，第一级四输入与非门打开，当分十位为5即QCQA=11，分个位为9即QDQA=11时，第二级四输入与非门打开。通过与非电路和