高速数字电路的噪声分析.doc

高速数字电路设计与噪声探讨 目 录 一、引言……………………………………………………………………………2 二、高速电路………………………………………………………………………2 2.1什么是高速电路……………………………………………………………..2 2.2高速数字电路设计…………………………………………………………..3 2.3高速数字电路设计中存在的噪声干扰……………………………………..3 三、电磁干扰………………………………………………………………………4 3.1电磁干扰的概念与抑制措施………………………………………………..4 3.2变电所内电磁干扰来源、传输途径和信号模式…………………………..5 3.3变电所抗电磁干扰的措施…………………………………………………..6 结束语………………………………………………………………………………8 致谢………………………………………………………………………………8 参考文献…………………………………………………………………………8 高速数字电路设计与噪声探讨 姓名：易海涛 指导老师：吴桂华 摘要：随着科学信息技术的飞速发展，各种电器以及电子设备的广泛应用，电磁干扰已成为高速数字电路设计面对的一个主要问题。为了克服这个问题，目前常用的方法是屏蔽、接地和滤波。“高速电路”已经成为当今电子工程师们经常提及的一个名词，但究竟什么是高速电路？这的确是一个“熟悉”而又“模糊”的概念。通常认为如果数字逻辑电路的频率达到或者超过45MHZ~50MHZ，而且工作在这个频率之上的电路已经占到了整个电子系统一定的份量（比如说１／３），就称为高速电路。　　实际上，信号边沿的谐波频率比信号本身的频率高，是信号快速变化的上升沿与下降沿（或称信号的跳变）引发了信号传输的非预期结果。因此，通常约定如果线传播延时大于1/2数字信号驱动端的上升时间，则认为此类信号是高速信号并产生传输线效应。 信号的传递发生在信号状态改变的瞬间，如上升或下降时间。信号从驱动端到接收端经过一段固定的时间，如果传输时间小于1/2的上升或下降时间，那么来自接收端的反射信号将在信号改变状态之前到达驱动端。反之，反射信号将在信号改变状态之后到达驱动端。如果反射信号很强，叠加的波形就有可能会改变逻辑状态。 如果其中任何一个要素不存在，干扰就不会发生。所以抑制电磁干扰的方法有三个，首先应该抑制干扰源，直接消除干扰原因；其次是消除干扰源和受扰设备之间的耦合和辐射，切断电磁干扰的传播途径；第三是提高受扰设备的抗扰能力，减低其对噪声的敏感度。目前抑制干扰的几种措施基本上都是用切断电磁干扰源和受扰设备之间的耦合通道，它们确是行之有效的办法。常用的方法是屏蔽、接地和滤波。滤波将有用信号和噪声分离开，滤除噪声的器件高速电路设计是一个非常复杂的设计过程在进行高速电路设计时有多个因素需要加以考虑，这些因素有时互相对立。高速器件布局时位置靠近，虽可以减少延时，但可能产生串扰和显著的热效应。因此在设计中，需权衡各因素，做出全面的折衷考虑；既满足设计要求，又降低设计复杂度。高速PCB设计手段的采用构成了设计过程的可控性，只有可控的，才是可靠的，也才能是成功的！ 参考文献： 1 Howard Johnson Martin Graham编著《高速数字设计 High-Speed Digital Design》 电子工业出版社 2005年1月出版 2谢金明 编著 《高速数字电路设计与噪声控制技术》 电子工业出版社 2004年出版 3高攸纲 编著 《屏蔽与接地》 北京邮电大学出版社 2004年出版 4钱振宇产品的电磁兼容设计 [J] 电源技术应用2003年4月出版 5《EMI电磁波干扰之实务》 无线电杂志社 6谢金明 编著 《High Speed Digital Student Book》 1992年出版 7陈尧舜 编著 《机构材料之电磁干扰屏蔽效益分析比较》 1992年出版 8林国荣 编著 《电磁干扰及控制》 电子工业出版社 2003年出版 High speed digital design with the noise discussion Abstract :With the sharp development of Science information technique, Extensive application of different electric apparatus and electronic equipment ，Electro magnetic interference has already become a subject matter that H