在系统可编程模拟器件及其应用.doc

第七章 在系统可编程模拟器件及其应用 7.1 概述 在系统可编程(In-System Programmability)是指可编程器件在不脱离所在应用系统的情况下，能够通过计算机对其编程。在系统可编程技术首先应用可编程逻辑器件，它改变了数字电子系统的设计和实现方法。1999年底，Lattice公司推出了在系统可编程模拟器件（In-System Programmability Programmable Anology Circuits,简称ispPAC）及其开发软件，从而为EDA技术在模拟电路中的应用开拓了广阔的前景。 ispPAC内部有可编程的模拟单元电路，如放大电路、滤波电路、比较电路等，通过计算机编程可以实现模拟单元电路指标参数的调整和单元电路之间的连接，从而获得功能完整的模拟电路。ispPAC可实现三种功能：(1)信号调理，即对信号进行放大、衰减、滤波；(2)信号处理，即对信号进行求和、求差、积分、比较；(3)信号转换，将数字信号转换成模拟信号。与数字在系统可编程器件一样，ispPAC允许设计者使用开发软件在计算机上设计、修改电路，进行电路特性模拟，最后通过编程电缆将设计的电路下载到芯片中，完成模拟电路的设计和实现。ispPAC的开发软件为PAC Designer，采用原理图输入方式，并可仿真幅频特性和相频持性。ispPAC可以反复编程，允许编程次数在一万次以上。 7.2 在系统可编程模拟器件的结构和工作原理 目前已推出的ispPAC器件主要有四种，ispPAC10为基本的PAC器件，ispPAC20和ispPAC30为带数模转换的PAC器件，ispPAC80和ispPAC81是专用的可编程五阶滤波器，另外还有可编程电源管理芯片ispPAC Power Manager等。ispPAC器件的基本结构由基本单元电路（PAC块）、模拟布线池、配置存储器、参考电压、数模转换器（DAC）、自动校正单元和ISP接口等组成，下面分别介绍ispPAC10、ispPAC20、ispPAC30和ispPAC80/81的结构和工作原理。 7.2.1 PAC块及ispPAC10 1.PAC块 PAC块是ispPAC器件中最重要的单元电路， 每个PAC块由两个仪表放大器和一个输出放大器组成，配以电阻、电容，构成一个差分输入、差分输出的基本单元电路，可独立工作，其等效电路如图7.2.1所示。电路的输入阻抗为109Ω，共模抑制比为69dB，增益调整范围为-10~+10。输出放大器的反馈电容CF有128个值可选择，反馈电阻RF为一定值，可编程为接通或断开状态。 PAC块中的放大器均由跨导运放（OTA─Operational Transconductance Amplifier）组成，与一般的电压运放不同，跨导运放的输出阻抗很高，其输出端可视作压控恒流源，因此放大能力用跨导gm表示，跨导运放的电路符号如图7.2.2所示，其输出电流与输入差模电压的关系为 （7.2.1） 跨导gm与运放的偏置电流成正比，因此，可通过调节偏置电流来改变OTA的增益。如将OTA的输出全部反馈到反相输入端，而同相输入端接地，如图中的OTA2，则此时的OTA构成一个等效电阻R，其值为 将此OTA与开环的OTA串联，即构成增益可调的电压放大器，其输出电压与输入电压的关系为 （7.2.2） 调节gm，即可调节电压放大器的增益k。 在图7.2.1所示的PAC块的等效电路中，输入电压uI1、uI2和输出电压u0均是差模电压，uA=k1uI1，uB=k2uI2，当反馈电阻RF编程为连通时，C点电位为 因此，PAC块输入输出关系为 （7.2.3） 式中RF=250kΩ，k1和k2可在范围内编程，步进为1。由此得此时PAC块的上限截止频率为，由于CF的最小值是1.07pF，最大值是62pF，输出级运放的带宽为5MHZ,所以PAC块的上限截止频率范围为10.2~595.2kHZ，当信号频率远低于截止频率时，PAC块相当于一个求和电路。 当RF编程为断开时，PAC块的输入输出关系为 （7.2.4） 此时，PAC块相当于一个具有求和功能的积分电路。 2．ispPAC10 ispPAC10为28脚双列直插式器件，其内部结构框图和引脚图如图7.2.4所示。它包含有四个PAC块，每个PAC块均可独立工作，PAC块之间可以通过模拟布线池中的连线实现互联。改变四个PAC块的接法，可以构成增益为±1~±104的放大器或复杂的滤波器。ispPAC10的内部电路示意图如图7.2.5所示。 7.2.2 ispPAC20 ispPAC20为40脚直插式器件，其内部结构框图和引脚图如图7.2.6所示。它包含有两个