半导体存储器的结构.ppt

第四章：内存储器接口的基本技术 读操作： ◆ 将需要读取的数据的地址送到存取器芯片。 ◆ 将读写控制引脚WE置高，片选信号CS和输出OE置低。 ◆存储器芯片驱动数据输出线，将存取的数据输出。 写操作： ◆ 将要写入的数据地址送到存取芯片 ◆ 将要写入的数据送入存取器芯片 ◆ 将读写控制引脚WE和片选信号CS置低。输出信号OE置高。 读方式—CE和OE同时为低电平 待用方式— CE为高电平，输出高阻抗 编程方式— OE/VPP加21V电压，CE加50ms低电平有效的TTL编程脉冲 编程禁止方式— OE/VPP加2lV电压，CE接高电平 输出禁止方式— OE/VPP接高电平，CE接低电平 Intel标识符方式 对于存储芯片较少的存储器系统，可以采用基本的逻辑门电路组成片选控制电路。 或门的特性—输入全0，输出为0。 与非门的特性—输入全1，输出为0。 可以方便地用或门、与非门或其组合组成片选控制电路。 4.3.3 16位微型计算机系统中存储器接口举例 例1 8086 CPU 与半导体存储器芯片的接口如下图所示 其中#1-#8为SRAM芯片6116，，#9—#16为EPROM芯片2732，计算各芯片的地址范围，并分析接口电路的特性。 存储器结构： SRAM：#1、#3、#5、#7组成偶存储体。#2、#4、#6、#8组 成奇存储体 EPROM：#9、#11、#13、#15组成偶存储体。#10、#12、 #14、#16组成奇存储体。 3 、实现片选控制的三种方式 全译码 CPU的全部地址线A0～A19都参予译码，因此对应于存储器芯片中的任意单元都只有唯一的确定的地址。 部分译码 CPU的地址线A0～A19中有l条或几条没有参予译码，此时一个存储单元就有几个地址对应，若有n条地址线未参予译码，则一个存储单元有2n个地址对应，称为“地址重迭”。 8位微机系统中的存储器接口 线选法 用高位地址线直接作芯片的片选信号。有地址重迭和几片芯片的地址不连续现象。 A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 ～ A０ SRAM × × 1 0 × × × × × 0 ～ 0 × × 1 0 × × × × × 1 ～ 1 EPROM × × 0 1 × × × × × 0 ～ 0 × × 0 1 × × × × × 1 ～ 1 则两个存储器芯片的地址范围为：（未用为0） EPROM:１００００ H ～ １０７FFH ， SRAM : ２００００ H ～ ２０７FFH 。 8位微机系统中的存储器接口 5、控制信号连接 SRAM芯片通常有三条控制信号线 ： 片选信号 、 写允许信号 和输出允许信号 。 EPROM芯片常采用双线控制： 片选信号 和输出允许信号 。 8086 CPU 提供读信号 RD、写信号WR和端口/存储器访问 信号IO/M ,与存储器芯片相应信号连接。（图） 8位微机系统中的存储器接口 4.2.2 动态存储器的连接 DRAM芯片的连接要注意如下几个问题： 1、行地址和列地址的形成 采用二片74LS158—四路二选一选择器将CPU的l6位地址线分为行地址A0～A7，列地址A8～A15，分二次送入DRAM的地址端。 8位微机系统中的存储器接口 74LS158 内部结构图 功能：四2选1数据选择器 数据选择端（S）为四组共用，供四组从各自的2个数据中分别选取1个所需数据输出。只有在四组共用的选通端G为低电平是方可输出。 L L G 选通输入 Y=B X H Y=A X L Y1~Y4 A1~A4，B1~B4 S 输 出 输 入 选择输入 74LS158 功能表 动态存储器的连接 74LS158的工作原理： ADDRSEL先为低电平，74LS158输出A路信号MA0~MA7（行地址），60ns后，ADDRSEL输出高电平， 74LS158输出B路信号MA8~MA15（列地址）。送到DRAM芯片组的8条地址线。 3A 3B 4164DRAM: 64KX1b 动态存储器的连接 2、 RAS和CAS的产生 4组DRAM存储器的RAS和CAS由两级地址译码器组成： 第一级译码器由256X4位的ROM—24S10组成，产生第 二级译码的译码条件。 在4位存储单元中