第8章 Nios II系统深入设计.pptVIP

* * * * * * * * * * * * * * * * * * * * * * * * * * * 第8章 Nios II系统深入设计 ------《SOPC嵌入式系统基础教程》 北京航空航天大学出版社出版 周立功 等编著 本章是有关SOPC的深入设计，帮助读者掌握如何定制用户指令。定制用户逻辑外设和定制用户指令是使用Nios II嵌入式软核处理器的SOPC系统的重要特性，用户还可以通过定制用户逻辑外设和定制用户指令来实现各种应用要求。 主要内容 第8章 目录 8.1 定制基于Avalon的用户外设 8.2 定制Nios II用户指令 第8章 目录 8.1 定制基于Avalon的用户外设 8.2 定制Nios II用户指令 8.1 定制基于Avalon的用户外设 定制用户外设简介 一个典型元件定制的步骤如下： 1．规划元件的硬件功能。 2．如将采用微控制器来控制该元件，则规划访问该硬件的应用程序接口(API)。 3．在硬件和软件要求的基础上，定义一个恰当的Avalon接口。 4．使用Verilog或VHDL来描述硬件逻辑。 5．单独验证元件的硬件功能。 6．写用于描述寄存器的C头文件来为软件定义硬件寄存器映像。 7．使用元件编辑器来封装硬件HDL和软件文件，得到一个元件。 8．将该元件集成到一个简单的NiosII系统中。 8.1 定制基于Avalon的用户外设 定制用户外设简介 一个典型元件定制的步骤如下： 9．使用NiosII来测试寄存器级的访问是否正确。 10．如果以后将使用微控制器来访问该元件，就要写元件的驱动软件。 11．反复改进元件的硬件设计和软件驱，并使用元件编辑器来更新所做的修改。 12．建立一个完整的SOPC Builder system，里面含有一个或多个该元件。 13．执行系统级的验证，如果需要再进行改进。 14．完成元件定制，并分发给其它设计者。 。 8.1 定制基于Avalon的用户外设 定制用户外设简介 带Avalon Slave端口的典型元件组成框图 8.1 定制基于Avalon的用户外设 PWM设计说明 PWM输出一个占空比可调的方波。当一个周期11个时钟，高电平输出7个时钟时的PWM输出波形如下图所示。 PWM输出波形 8.1 定制基于Avalon的用户外设 PWM设计说明 本实例的PWM是按下列要求设计的： 1．任务逻辑按一个简单时钟进行同步操作。 2．任务逻辑使用32位计数器为PWM提供一个一定范围的周期和占空比，最大周期可设为232个clk。 3．可以使用微控制器（Nios II）来设置PWM的周期和占空比的值。因此要提供一个可对PWM寄存器进行读写的接口和控制逻辑。 4．定义寄存器来存储PWM周期和占空比的值。 5．微控制器可以通过控制寄存器的禁止位来关闭PWM输出。 8.1 定制基于Avalon的用户外设 PWM设计说明 任务逻辑结构图 8.1 定制基于Avalon的用户外设 PWM设计说明 寄存器名 地址偏移量 访问属性 描 述 clock_divide 00 读/写 用来设定PWM输出周期的时钟数 duty_cycle 01 读/写 用来设定一个周期内PWM输出低电平的时钟个数 enable 10 读/写 使能和关闭PWM输出，为1时使能PWM输出 保留 11 － 表8.2 HAL数据类型定义 8.1 定制基于Avalon的用户外设 PWM设计说明 HDL中的信号名 Avalon信号类型 宽度 方向 描述 clock clock 1 input 同步数据传输与任务逻辑 resetn reset_n 1 input 复位信号，低有效 chip_select chipselect 1 input 片选信号 address address 2 input 2位地址,只有其中3个译码被使用 write write 1 input 写使能信号 write_data write_data 32 input 32位写数据值 read read 1 input 读使能信号 read_data readdata 32 output 32位读数据值 表8.3 HAL数据类型定义 8.1 定制基于Avalon的用户外设 将PWM设计封装为SOPC Builder元件 将PWM设计文件封装为SOPC Builder元件执行以下步骤： 1．将下载得到的PWM设计文件拷贝到硬盘任意目录中，但是文件夹名称不能为中文。本实例拷贝到F:\sopc\example。 2．打开一个Quartus II工程，本例为SmartSOPC_standard_1c6_pwm。这里，打开工程的目的只是为了打开SOPC Builder而已。 3．在Quartus II中，从【Tools】【SOPC Build