ReedSolomon编译码器的设计与FPGA实现研究.pdfVIP

下载本文档

5
0
约6.34千字
约 5页
2018-01-11 发布于未知
举报
版权申诉

ReedSolomon编译码器的设计与FPGA实现研究.pdf

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

戴小红，潘志文东南大学移动通信国家重点实验室南京江苏210096 daixiaohong@seu．edu．cnpzw@seu．edu．cn 通信系统中。本文中译码器采用修正的欧几里德算法(MEA)，并在实现中使用一种新的伽罗华域乘法器，从而能。关键词：Reed-Solomon编译码；ME算法；FPGA；verilog语言 andFPGA RS and Design of EncoderDecoder Implementation Dai Zhiwen Xiaohong，Pan nationalmobile research (the communication Southeast laboratory UniversityJiangsu210096) Nanjing daixiaohong@seu．edu．capz’Ir@sen．edu．ca an linear RS has ofcorrect— block，thecode。which Abstract：Beingimportant verystrongcapability randomandbursterfoYs．is usedinvariousmodemcommunication ing widely systems．’rhispaperpresents aRSdecodermodifiedEuclidean anewfinite—field reduces using algorithm(MEA)，andmultiplier，which the ofRS encoderand discussedthe ofeachblocksof chipcomplexity decoder，and designprocedure anddecoderindetails． (255，249)encoder Encoderand Keywords：Reed·SolomonDecoder；ME Algorithm；兀)GA：veriloglanguage 1．引言提高信息传输的可靠性和有效性，始终是通信系统设计所追求的目标，为改善误码率，提高数据传输随机错误的能力，因而广泛应用于数据通信和数据存储系统的差错控制中，作为提高数据传输和存储可靠性的重要手段，它是当今最有效，应用最广的差错控制编码方式之一。码在相同的校验位数时，具有最大的距离。 Rs编码可分为非系统编码和系统编码，对于非系统编码，码多项式由消息多项式和生成多项式直接相乘得到，对于系统编码，将消息多项式移位后除以生成多项式，得到的余数为校验位。获得更快的译码速度，但由于增加了时域与频域的变换和反变换以及相