基于Starcore+SC140的DSP优化方法研讨.pdfVIP

146 4．DSP技术的开发应用 4．1 rcore SCl 4基于Sta 40的DSP优化方法研究 郭宝森毛峡 00083 北京航空航天大学电子信．E-：r-程学院，北京，1 摘要：近些年来，DSP技术迅速发展，许多高性能的DSP处理器相继面世．与之相随的，是DSP任务系 统的复杂度增大．如何满足DSP任务系统对资源的需求，高效率地完成数字信号处理任务，是DSP系统开发 中面临的重要问题．而充分利用DSP的硬件资源，进行程序优化是解决这一问题的有效途径．本文将以数字 信号处理器StarcoreSCl40为例，对DSP开发过程中常用的优化方法与技巧进行介绍． Starcore 关键词：DSP SCl40程序优化 电子技术的飞速发展使得DSP拥有越来越强大的处理能力，对于复杂的DSP任务系统而言，这为系统 的实现提供了基本的硬件基础。然而，DSP任务系统，是一个硬件和软件的结合体，要使DSP任务系统能够 充分利用DSP的硬件资源，高效率地完成DSP任务系统的功能，DSP的软件设计在其中起到了重要的作用， 而在这之中，DSP程序的优化，是DSP系统软件设计中非常重要的一部分。 DSP程序优化，并不仅仅是软件部分的工作，它与DSP的硬件结构密切相关。因此，在进行DSP的程 序优化之前，首先必须了解所用DSP处理器的硬件资源，系统架构，然后，才能以此为依据，确定优化方案 和方法，从而达到最好的优化效果。本文将以数字信号处理器StarcoreSCl40为例，对DSP任务系统开发中 的程序优化方法进行研究。 一、StarcoreSCl40简介 Starcore Instruction 它是第一个低功耗、高性能且具有特大指令字组(VeryLarge Execution Starcore Set，VLES)的指令级并行处 SCl40还采用了一种称为“可变长度执行集”(VariableLength 理架构。该架构的优势在于它能够有效地支持存储器内指令的调度、执行和打包。通过把指令队列反馈给前 端并由调度程序控制后端，使得除了运算所需要的消耗以外不会产生其它的消耗。 一个BFU包含一个40位桶形移位器。所有的数据通路是相同的，共享一组16个40位源寄存器和目标寄存 构使得在每个指令周期内能够并行执行六条指令。SCl40有两条32位地址总线和两条“位数据总线，用来 传输数据。128位程序总线能在一个周期内检索八条16位指令。 DSP优化方法与技巧 DSP程序优化的目的，一是减少程序代码占用的空间，二是提高程序的运行效率，缩短程序运行的时间 消耗。DSP程序的优化可以从不同层面，不同角度来进行，一般来讲，主要包括以下几个方面：一是利用编 译器的参数，对程序进行总体上的优化；二是对一些耗费运行时间的循环体的处理，包括循环展开、循环合 并等；三是对于占用资源较多的部分程序，用手动汇编来优化。 首先，对于使用C语言进行开发的数字信号处理器来说，都有相应的编译器来完成C程序的编译链接和 执行工作。对于Starcore 了oO—03四个级别的优化选项。对于编译器来说，oO对程序不做优化，输出的是线性汇编代码；ol完成目 标相关的一些优化(非并行)，比如函数的内嵌等，输出的是线性代码：02进行所有的优化，输出优化好的非 线性代码；03同02一样进行所有的优化，还利用底层优化器给全局寄存器分配地址，输出的是非线性代码。 在调试程序的时候，使用00最方便；优化等级越高，优化的效果越好，与之相随的是编译链接时间增长。 对于一些小的DSP任务系统来说，往往利用编译器的03选项，就可以达到很好的优化效果，但是对于 一些大的工程项目来说，单纯的编译器优化往往不能够达到优化的目标，还需要和其它的优化方法结合起来 使用。 其次，在DSP程