基于二阶电路的缓冲器时延模型研究.pdfVIP

2005’全国微波毫米波会议论文集 基于二阶电路的缓冲器时延模型 李小琳，毛军发 (上海交通大学电了^上程系，上海200030) 摘 要：随着VLSI集成度与工作频率的提高，时延问题已成为影响芯片性能的关键因素之…。当J：艺水、F发展 到深亚微米级，互连线时延比重已经占据总时延的绝大部分。为了减小互连线时延，缓冲器插入是当前‘种常见H．有效 的方法。但插入缓冲器会引入新的时延问题，因而如何建立一个精确的缓冲器时延模型，是本文研究的重点。 关键词：缓冲器；时延；互连线；非线性模型 t TheResearchofNonlinear Model Buffer．Delay LIXiao—lin．MA0 Jun—fa Jiao 仿eptofElectronicEngineering,ShanghaiTongUniversity,Shanghai200030,China) Abstract：Withtheincreaseof and inVLSI of hasbeen integrityoperatingfrequencydesign，theproblemdelay a factorthataffectsIC the to ofinterconnecthas becomingkey technologyproceedsDSM，thedelay performance．As beenthedominantinall ordertodecreasetheinterconnectacommonandeffectiveto portiondelays．In delay，it’S way insertbuffersinit．But buffers new toset anaccurate modelisthefocus insertingmaybringdelay，howup buffer—delay ofthis paper． 1引言 2)“k-factor”模型 随着VLSI设计的工艺水平发展到深亚微米级，由互连 当负载为纯电容，可以把缓冲器时延和输出信号响应表 线引起的时延在整个信号时延中占据了支配地位，故有关互 达为输入信号转换时间ti。与负载电容C。的函数。时延td的经 连线时延方面的研究得到了迅速发展。为了减小互连线时延， 验数据和输出波形的转换时间切通常符合k参数等式。 在其中插入缓冲器是一种有效且通用的方法。然而，插入缓 冲器不但会引入新的时延，还会导致相关互连线网的时序发 卜2尼(o，q) (1) 生变化，所以为缓冲器建立一个精确的时延模型是必要的。 ltr／-，=七’(fCL) 但缓冲器由非线性器件构成，精确且有效地建模是困难 3)有效电流源模型¨1 的