原创力文档- 1、本文档共71页，可阅读全部内容。
- 2、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。
- 3、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
查看更多
1．1．2电路延时的计算……………………………………………………．4
Constraint)……………………………．9
1．1．3时序分析的约束(Timing
1．1．4锁存器的时序分析…………………………………………………11
1．2多模式的时序分析……………………………一…………………………12
1．3时序分析与ASIC流程……………………………………………………14
第二章DDRSDRAM的接口设计与时序分析…………………………………。16
2．1简介………………………………………………………………………．．16
2．2
DDR与SDRAM………………………………………………………………………………16
2．3SDRAM接口设计的时序分析……………………………………………19
2．4
DDR接口设计的时序分析………………………………………………．．21
2．5DDR时钟反馈电路的时序分析…………………………………………．．23
1
2．6使用DLL的DDR接口时序分析………………………………………一3
2．7
DQS信号的时序分析……………………………………………………．．38
第三章DFT电路的时序分析………………………………………………………41
3．1扫描链电路的时序分析…………………………………………………．．41
3．2全速测试的时钟设计与时序分析………………………………………．．44
第四章SoC芯片的时序分析………………………………………………………46
4．1时钟电路的设计与时序约束………………………………………………46
4．1．1时钟电路的设计……………………………………………………46
4．1．2时钟电路的时序约束………………………………………………49
4．2SDRAM存储器的接口电路设计和时序分析……………………………50
4．2．1 l
SDRAM输出电路…………………………………………………．5
4．2．2SDR
AM输入电路…………………………………………………．52
4．3DDR存储器接口的电路设计和时序分析………………………………．．53
4．3．1DDR输出电路………………………………………………………54
4．3．2
DDR输入电路………………………………………………………55
4．3．3DDR
DQS信号的时序约束………………………………………．．55
4．4多工作模式的时序分析…………………………………………………一57
第五章数字集成电路的时序优化…………………………………………………60
5．1概j丕………………………………………………………………………………………………一60
5．2常用时序优化方法………………………………………………………一61
5．2．1
Upsize．…．……．…．…………．．………．…．……．．…．．．．……………．…………．…．…．．61
5．2．3调整clockskew……………………………………………………………………．．62
5．2．6逻辑优化……………………………………………………………64
5．3总结………………………………………………………………………………………………．65
第六章总结与展望…………………………………………………………………66
6．1工作总结…………………………………………………………………一66
6．2可改进之处和未来的展望………………………………………………一67
参考文献……………………………………………………………………………一68
致谢………………………………………
文档评论（0）