- 1、本文档共4页,可阅读全部内容。
- 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
- 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
采用CoSi2SALICIDE结构CMOS/SOI
器件辐照特性的实验研究
张 兴 黄 如 王阳元
北京大学微电子学研究所,北京 100811
e-mail:zhangx@ime.pku.edu.cn
摘要:本文主要讨论了CoSi2SALICII)E结构对CMOS/SIMOX器件和电路杭Y
射线总#P1量辐照特性的影响。通过与多晶硅栅器件对比进行的大量辐照实验表明,
CoSi2SALICIDE结构不仅可以降低CMOs/Sol电路的源漏寄生串联电阻和局域互
连电阻,而且对Sol器件的杭辐照特性也有明显的改进作用。与多晶硅栅器件相比,
采用CoSi2SALICIDE结构的器件经过辐照以后,器件的阉值电压特性、亚闲值抖率、
泄漏电流、环振的门延迟时间等均有明显改善。由此可见,CoSi2SALICIDE技术是
杭辐照加固集成电路工艺的理想技术之一
1 引言
众所周知,Sol器件具有许多独特的优势,由于它真正实现了介质隔离,而且
源漏结面积很小,因此Sol器件完全消除了体硅CMOs器件中的寄生门锁效应,具
有很好的杭瞬时辐照和杭单离子翻转特性.除此之外,Sol器件还具有寄生电容小、
速度高、可靠性好、工艺简单、集成密度高、特别适合于短沟道和低压低功耗电路
等特点III正因为如此、Sol器件在军事、航空航天等要求高可靠、强抗辐照的领
域得到了广泛r用12[1131为了研究Sol器件的杭辐照机理,人们进行了大量工作,
但到目前为止、大多数有关这方面的工作都集中在研究栅氧化层、埋氧化层、Sol
器件的寄生背沟及边缘效应等对器件辐照特性的影响141151,很少有人研究硅化物对器
件辐照特性的影响 为了降低源漏寄生串联电阻,硅化物是现代CMOs工艺中不可
缺少的枝术,在大多数工艺中,硅化物SALICIDE技术已经成了CMOs标准工艺I伙
因此研究硅41;物对小尺寸Sol器件辐照特性的影响不论是对目前实际应用,还是今
后开发抗辐照加固工艺技术,制造杭辐照性能优良的Sol电路都具有重要的意义。
在众多的SALICIDE技术中,CoSi2具有电阻率低、不容易发生桥接现象等优
点,CoSi2SALICDIE是深亚微米CMOs工艺中最佳的硅化物结构之一f71因此,
本文主要研究CoSi2SALICIDE结构对Sol器件抗辐照性能的影响 ‘
利用我们开发的杭辐照加固1.Ol.LmCMOs/SOI工艺18191制作了大量的采用CoSi2
SALICIDE结构和采用普通多晶硅栅SolMOs晶体管、反相器、环形振荡器、基本
逻辑单元等器件。然后对这些器件进行辐照实验,比较辐照前后采用硅化物和多晶
硅栅结构器件的特性 通过比较两者的闪值电压、亚闲值料率、泄漏电流以及环振
的门延迟时间发现,采用CoSi2SALICIDE结构对Sol器件的辐照特性有明显改进。
2 器件制造及辐照实验
利用我们开发的全耗尽CMOS/SOI工艺制备了采用CoSi2和丫多晶硅栅的沟道
长度为1.olun的薄膜全耗尽SfMOXMOSFET和CMOS/SIMOX25级环形振荡器。
SIMOX材料的表面硅层和埋幻 L层厚度分别为 100nm和 390nm .栅氧化层采用
H2-02合成氧化技术制备,氧化时的温度为8500C,之后再在9000CN:气氛中退火
30分钟。在该条件下得到的栅氧化层的抗辐照特性较好,且具有较低的界面态密度,
通常小于3.0xl0cmz。多晶硅层栅的厚度为400nmeCoSi2SALICIDE结构采用两
步退火形成,为了防止形成 CoSi2时把有限的表面硅层全部消耗掉,必须严格控制
-552-
Co膜厚度。在我们的工艺中,co膜的厚度为25nm。首先在600℃时快速退火20
秒,形成Cosi,利用BF腐性掉氧化硅侧墙上没有发生化学反应的C。膜,然后再
在780℃时退火20秒,形成化学性质稳定的低电阻率的C0Si2.利用该方法得到的
SALICIDE结构如图1所示。该工艺采用的是全离子注入工艺,整个工艺过程中共
包括五次离子注入:即n管调网值注入、p管调闲值注入、多晶硅栅注入、协管源
漏注入和n管源漏注入。其中n和p管调闲值注入的条件分别为:n管:注B千,
E=35KeV,D=5xl0cnf2;p管:注P,E=70KeV,D=2x10ctri2。
文档评论(0)