浮点加法器和乘法器单元的设计及验证.docVIP

  • 112
  • 0
  • 约1.56万字
  • 约 32页
  • 2018-01-15 发布于江西
  • 举报

浮点加法器和乘法器单元的设计及验证.doc

浮点加法器和乘法器单元的设计及验证

浮点加法器和乘法器单元的设计及验证 摘要 浮点数可以表示高精度以及非常大的数值。因此,在当代的微处理器设计中, 通常使用专用部件来完成浮点计算。浮点单元FPU(Floating Point Unit)成为图形加速器、DSPs和高性能计算机的基本部件。以往,芯片面积的大小限制了浮点单元的复杂性,但是随着集成电路工艺的不断发展,特征尺寸的不断缩小以及芯片面积的不断增大,这就为浮点处理单元的设计实现提供了设计基础。 浮点运算器(英文:floating point unit,简称FPU)是计算机系统的一部分,它是专门用来进行浮点数运算的。典型的运算有加减乘除和开方。当CPU执行一个需要浮点数运算的程序时,有三种方式可以执行:软件仿真器(浮点运算函数库)、附加浮点运算器和集成浮点运算器。多数现在的计算机有集成的浮点运算器硬件。 本文从延迟、面积、结构设计的复杂性等方面研究了浮点乘法部件的各个过程。 Abstract A binary floating-point number could represent a number with the high precision as well as the large value.So,some special logic units were used to process floating·point op—erations in the c

您可能关注的文档

文档评论(0)

1亿VIP精品文档

相关文档