数字逻辑设计-微程序控制器.pptx

微程序控制器 数字系统设计 ASM流程图      ASM流程图描述的是顺序事件，以及时序控制电路的状态与状态转 换时发生的事件之间的时序关系。 ASM流程图由三部分组成：状态框、判断框和条件框。框由直线连 接在一起，表示执行的先后次序和当状态机工作时的状态变化。 状态框：寄存器操作或对应该状态产生的控制输出信号。状态的名称 用符号给出，放在左上位置，代表状态的二进制码放在框的右上角。 判断框：描述了输入信号对控制子系统的作用，输入可以是外部输入 、状态、内部信号。 条件框：条件框的输入路径一定来自于判断框的退出路径。里面的寄 存器操作或列出的输出是在给定状态下产生的，需要首先满足输入条 件。 2 Summer ZDMC – Lec. #18 – 1 复习 数字系统设计 Summer ZDMC – Lec. #18 – 1 控制器   数字系统的设计过程可分成两个部分：  数据路径中的寄存器传输设计和控制单元中的控制逻辑设计。  控制逻辑是一个有限状态机，其米里型和摩尔型输出控制着数据 路径中的操作。  控制单元的输入是外部输入，内部状态信号从数据路径反馈到控 制电路。 设计方法  采用序列寄存器/计数器和译码器 – 使用寄存器产生控制状态，使用译码器产生与每个状态对应的输出信号  采用数据选择器来设计  采用一位热位设计（每个状态用一个触发器表示） – 在任意状态下，只有一位位为“1”，而所有其他位保持为“0” – 不需要译码器 3 复习 数字系统设计 用数据选择器设计控制器 4 Summer ZDMC – Lec. #18 – 1 y y z z S_0 S_1 0 10 0 0 S_3 0 0 00 0 01 1 11 1 1 1 S_2 1 w 1 x 设计方法： 1）决定寄存器次态的数据选择器 2）保存现态的寄存器 3）译码器，产生每个控制状态对应的 输出 四个状态和四个控制输入 数字系统设计 数据选择器设计控制器 Summer ZDMC – Lec. #18 – 1 S_3 11 S_2 10 y y z z S_0 S_1 0 0 0 0 0 00 0 01 1 1 1 1 1 w 1 x 现态 次态 输入条件 输入 G1 G0 G1 G0 s MUX1 MUX0 0 0 0 0 w’ 0 w 1 yz’+ yz = y y+y’z’=y+z’ x’ yz y’z+y’z’=y’ 5 0 0 0 1 1 1 1 1 1 0 1 1 0 0 0 1 1 1 0 1 1 0 1 1 0 1 1 1 0 1 0 0 1 1 0 1 w x x’ y’ yz’ yz y’z y y’z’ 数字系统设计 6 Summer ZDMC – Lec. #18 – 1 微程序   微程序控制的基本思想，就是仿照通常的解题程序的 方法，把所有的操作控制信号汇集一起编码成所谓的 微指令，存放在一个存储单元里。系统运行时，一条 又一条地读出这些微指令，从而产生系统所需要的各 种操作控制信号，以控制各逻辑部件执行所规定的操 作。 控制部件通过控制线向执行部件发出各种控制命令， 我们把这种控制命令称为微命令，而执行部件接受微 命令所执行的操作叫作微操作。 数字系统设计 7 Summer ZDMC – Lec. #18 – 1 微指令的典型结构    微指令除给出微命令信息外，还应给出测试判别信息。 微指令中还包含一个下址字段，该字段将指明存储器中 下一条微指令的地址 。 微程序是由若干条微码指令组成的序列。 数字系统设计 8 Summer ZDMC – Lec. #18 – 1 微程序控制器的一般结构     控制存储器存放微码程序 微命令寄存器当前微码指令的控制信息 微地址寄存器存放下条微指令的地址 地址转移逻辑 数字系统设计 9 Summer ZDMC – Lec. #18 – 1 微程序控制器的设计   硬件设计和微程序编制  硬件设计选取存储器和寄存器，设计地址转移逻辑。  微程序设计需要确定微程序流程图，即控制算法流程图。 例1按照数据通路，设计微指令格式，确定微程序控制 器的基本方案。假定测试判别字段有2位，下址字段有 4位。 （讲义例7.11） 数字系统设计 10 Summer ZDMC – Lec. #18 – 1 微程序控制器的设计例1 数字系统设计 Summer ZDMC – Lec. #18 – 1 微程序控制器的设计例2  数字比较系统硬件框图及ASM流程图如图7.26所示， 请设计其微程序控