第11章 可编程逻辑器件.ppt

数 字 电 子 技 术 基 础 第11章 可编程逻辑器件 第11章 可编程逻辑器件 11.1 概述 11.2 低密度PLD 11.3 高密度PLD 11.4 PLD开发的软硬件资源和设计流程 11.5 VHDL语言 11.6 本章小结 11.1 概述 可以根据器件逻辑功能特点和应用层次的不同，将数字集成电路分为通用型器件和专用型器件。 将两种器件的优点相结合，生产一种“开发平台”器件，它本身不提供任何功能，但给出了多个输入、输出信号之间的大规模的逻辑阵列结构，称为可编程逻辑器件（Programmable Logic Device），简称PLD。 用户可以使用PLD器件进行二次开发，通过编程开发，按照设计需要设定其具体功能。并且，这些器件往往具有多次编程的能力，从而可以保证用户对系统的调试和修改，并为系统升级扩容留下余地。 一. PLD的种类与发展简史 可编程逻辑阵列 PLA 可编程阵列逻辑 PAL 通用阵列逻辑 GAL 复杂的可编程逻辑器件CPLD 现场可编程门阵列 FPGA 与/或阵列结构，与阵列、或阵列均可编程。 第一种被广泛应用的PLD器件，与/或阵列结构，与阵列可编程，或阵列固定。 与/或阵列结构，与阵列可编程，或阵列固定。有的新型GAL的与、或阵列均可编程。 将多个GAL模块和实现各模块互联的开关矩阵集成在一个芯片上构成。 由若干独立的可编程逻辑模块组成，通过编程，可以将这些模块连接成一个复杂的数字系统。 低密度 PLD 高密度 PLD 二. PLD电路的点阵绘图规范 11.2 低密度PLD 一. PLA的电路结构 11.2.1 可编程逻辑阵列 PLA A B C D Y1 Y2 Y3 Y4 与阵列可编程 或阵列 可编程 输出极电路 PLA的规格用输入变量个数、与逻辑阵列的输出端数、或逻辑阵列的输出端数三者相乘表示。 4×8×4 二. 输出级电路类型 实现组合逻辑：三态输出类型、集电极开路类型、异或逻辑类型等。 实现时序逻辑：寄存器类型（输出级中包括由若干个触发器组成的寄存器）等。 三. PLA 的应用 【例11.2.1】选用适当的PLA器件，实现组合逻辑函数。 A B C D Y1 Y2 Y3 Y4 与阵列可编程 或阵列 可编程 解： 4×8×4 A B C D Y1 Y2 Y3 Y4 与阵列可编程 或阵列 可编程 三. PLA 的应用 【例11.2.1】选用适当的PLA器件，实现组合逻辑函数。 解： 4×8×4 一. PAL的电路结构 11.2.2 可编程阵列逻辑 PAL I1 I2 I3 I4 Y1 Y2 Y3 Y4 输 出 极 电 路 可编程的与阵列 固定的或阵列 输出级电路 三. PAL的型号含义 PAL + 输入变量个数 + 输出级电路结构代码 + 输出端最大数量 结构代码 代码含义 举例 H 输出信号为高有效方式 PAL10H8 L 输出信号为低有效方式 PAL16L4 C 输出信号为互补输出方式 PAL16C1 X 输出级具有异或门或算术选通反馈方式 PAL20X4 P 输出信号极性可编程 PAL16P8 R 输出级带寄存器电路 PAL16R4 ★ 可实现多种类型的组合逻辑、时序逻辑电路。 ★ 集成度更高，能实现更复杂的电路系统，使用更加灵活。 ★ 具有上电复位功能和加密功能，可以防止非法复制。 11.2.3 通用阵列逻辑 GAL GAL的内部电路仍然是与/或阵列结构。 早期的GAL与PAL类似，仍然是与阵列可编程，或阵列固定，如GAL16V8、GAL20V8等； 后来一些新型的GAL器件，则与阵列、或阵列均可编程，如GAL39V18等，其使用更加灵活。 GAL器件一开始就采用了与E2PROM类似的，电可擦除、可编程的MOS技术，可多次编程。 GAL设置了可编程的输出逻辑宏单元OLMC（Output Logic Macro Cell，简称OLMC），将OLMC设置为不同的工作状态，能实现各种组合逻辑、时序逻辑电路。 这意味着GAL弥补了PAL通用性差的缺陷，使用更方便。 GAL16V8 一. GAL的电路结构 ★ 可编程的与逻辑阵列 ★ 8个互补输入缓冲器、 8个互补的反馈/输入 缓冲器 ★ 8个输出逻辑宏单元 OLMC ★ 时钟信号的输入缓冲器、 使能信号的输入缓冲器 三. GA