FPGA原理4-数据类型和运算操作符.pptVIP

VHDL的客体（对象） 1、Constant （常量） 2、Variable（变量） 3、Signal（信号） 对象的说明 常数(constant):是一个固定的值，常数说明就是对某一常数名赋予一个固定的值，常量只能在说明时被赋值。 语法形式:constant 常数名：数据类型：=表达式; 例: constant VCC ：real ：= 5.0; 变量(variable):只能在process、function和procedure结构中使用，是一个局部变量。 语法形式:variable 变量名:数据类型约束条件:=表达式; 例:variable x,y ： integer; variable count ： integer range 0 to 255 ：= 10; 信号(signal):电路内部硬件连接的抽象。信号可以在architecture、package、entitiy中声明。是一个全局变量。 语法形式:signal 信号名:数据类型约束条件:=表达式; 例:signal clk ：std_logic ：= ‘1’; 信号和变量的区别 (1) 信号赋值是有一定延迟的 ，在进程中，信号的代入是在 进程结束或者WAIT语句时进行。 而变量赋值没有延迟。 (2) 对于进程语句来说，进程只对信号敏感 ，不对变量敏感。 (3) 信号在某一时刻除了具有当