清华大学电子系讲义-数字电路（王德生）---七存储器.docVIP

存储器和可编程器件 Memory And Programmable Logic Devices 6．1引言 定义：存储器是带有存取电路的储存二进信息单元的集合。在计算机中的很多部分广泛应用。 两种主要类型：RAM，ROM。 RAM（Random memory）：随机存储器。暂存数据。例：用于处理器内外部的快速CACHE。 写操作（write）：向存储器存入新信息。 读操作（read）：从存储器向外传送所存储信息。 ROM（read-only memory）：只读存储器。永久存储数据。其内容不可替换。可编程器件（PLDs）一种形式。例：用于计算机中的BIOS的和键盘处理程序存储。 PLD s（programmable logic device）:用于存储定义逻辑线路的信息。学习了解PLAs，PAL，CPLDs，FPGAs。 编程（programming）：将二进信息写入PLD器件的处理过程。 PLD是一含有逻辑门的集成电路，其逻辑门用某种方式连接，而其连接又可用编程改变。早期用熔丝技术。按需熔断。 典型的PLD可含有几百－几百万门。由于其采用高扇入门技术，方便符号表示如下： （a）传统符号 （b）阵列逻辑符号 有×表示连接。 无×表示不连接。 非熔丝也借用逻辑表示。 6．2 RAM （Random－access Memory） 对存储器任意所希位置化相同时间存取。 串型存储,例磁盘、磁带的存取时间取决于数据位置。 位（bite）：一个二进信息，0或1。 字（word）：一组位（bite）。整体进出存储器。可表示数，指令，字符或其它二进编码信息。 字节（byte）：八位组。 计算机大多采用八的整倍数作为字存储。例，16位字，32 位字。 存储器容量：可存的byte数。 K：210。 M：220。 G：230。 存储器框图： 数据输入、输出线：存取信息。 地址线（address）：选取字。K条地址线对应0－2k－1字。内部译码器根据地址信息开放所希选择字的路线。 控制线：读、写。控制方向。 例：1K字存储器，16bits/字。 容量：2k bytes。地址线10位。字线16位。 写和读操作 写步骤： 对地址线加所希访问地址； 对数据输入线加欲存数据； 激活写输入控制。 读步骤： 对地址线加所希访问地址； 激活读输入控制。 一般存储器芯片（chip）的控制输入： Chip select Read/ CS R/ Memory operation 0 X None 1 0 Write to selected word 1 1 Read from selected word 片选使能存储器。 定时波形（timing waveforms） 写周期（write cycle） （b）读周期（read cycle） 存取时间（access time）： 写周期（write cycle）：从加地址到一个字被存储器内部存储操作全部完成的最大时间。 读周期（read cycle）：从加地址到数据在数据输出端出现的最大时间。 注意：各种信号必须满足器件要求的时序与参数。特别是使能和地址信号必须先于读写信号有效；读写信号必须保证足够时间；使能和地址信号必须后于读写信号无效。 存储器性质 静态RAM（Static RAM）（SRAM）：内部锁存器存储数据。不掉电，则数据保持有效。 动态RAM（Dynamic RAM）（DRAM）：二进信息以电荷形式存储于内部电容器中。电容器在MOS晶体管内部，所存电荷随时间放电，需刷新（refreshing），间隔几毫秒。DRAM优点是功耗小，集成度高。SRAM存取时间短，不需刷新。 SRAM和DRAM均为易失性（volatile）。 非易失存储器，如磁盘，ROM。 6．3 RAM集成电路 RAM的构成：RAM基片＋附加控制电路。 m个字，每字n位的RAM基片由m×n二进存储单元阵列和相关电路构成。 控制电路：译码器。用于选择欲读写字。 读写电路。 输出逻辑。 逻辑化静态RAM存储单元： S=0：内容保持；输出C为0。 S=1：内容由B确定；输出C为0。 RAM位片（bit slice）。 字选：控制指定存储单元加载。S＝0，保持；S＝1，加载来自写逻辑的数据B。 位选：控制位片的数据的读写。 数据加载: 位选＝1, 指定字选=1，R/W＝0。 数据读出：位选＝1, 指定字选=1，R/W＝1。 为每次只一字写入或读出，应仅使一字选线为1，其它为0。 位片的符号表示： 例：16×1 RAM芯片结构。 片选（chip sel