EDA课程的设计.doc

课 程 设 计 报 告 设计题目：用VHDL语言实现数字钟的设计 班 级： 电子0902班 学 号： 姓 名： ++++++++ 指导教师： ++++++++ 设计时间： 2011年12月 摘 要 随着电子技术的飞速发展，可编程逻辑器件及其设计技术正在快速进步，而可编程逻辑器件的应用数字系统系统设计技术也在不断进步和更新。今天我们的课设题目为：数字电子钟的设计。该多功能的数字钟，具有年、月、日、时、分、秒计数显示功能，以24小时循环计数；具有校对功能以及调整闪烁功能。在课程设计中采用EDA技术，以硬件描述语言VHDL为系统逻辑描述手段设计文件，在ise开发平台环境下，采用自顶向下的设计方法，由各个基本模块共同构建了一个基于FPGA的数字钟。系统主芯片，由时钟模块、控制模块、计时模块、数据译码模块、显示以及报时模块组成。经编译和仿真所设计的程序，在可编程逻辑器件上下载验证，本系统能够完成年、月、日和时、分、秒的分别显示，由按键输入进行数字钟的校时、清零、启停功能。数字钟采用了六个模块实现，包括一个自定义库。他们分为：顶层模块timekeeper，秒发生模块：second_wave，时—分—秒计时模块hour_minute_second模块，日期模块date，月年模块month_year,显示控制模块LED_disp，动态显示模块mov。他们分别完成不同的功能，最后完成我们数字钟的整体功能。顶层模块：主要实现了调用所有元件的功能，通过调用自定义库文件，还有元件例化完成的。时分秒模块的功能是：根据lock引脚选择高低电平可以有两种方式（预置和正常计数），up引脚完成增减功能，ov引脚24h计时满进位。日期模式：ov一脚，当计数满28、29、30、31天时，产生进位脉冲，并且输出日期。年月模块：输出年月。LED模块：现实模块，当预置年月日及时分秒是，其他的数码管显示FF。动态显示：当进行时间设定时，令数码管闪烁。系统主芯片，由时钟模块、控制模块、计时模块、数据译码模块、显示以及报时模块组成。经编译和仿真所设计的程序，在可编程逻辑器件上下载验证，本系统能够完成年、月、日和时、分、秒的分别显示，由按键输入进行数字钟的校时、清零、启停功能。 关键词：计数器，译码器，数字，电子钟 ，模块， LED 目 录 摘要 1 课程设计目的 …………………………………………………………………… 2 课程设计内容及要求…………………………………………………………… 2.1 设计任务 ………………………………………………………………… 2.2 设计要求 ………………………………………………………………… 3 VHDL程序设计 ……………………………………………………………… 3.1方案论证……………………………………………………………………… 3.2 设计思路与方法…………………………………………………………… 3.2.1 设计流图…………………………………………………………… 3.2.2 各功能模块VHDL代码与电路符号……………………………… 4 仿真及分析…………………………………………………………………… 5 器件编程下载及设计结果………………………………………………… 6 课程设计总结，包括.收获、体会和建议……………………………… 7 参考文献……………………………………………………………………… 1、设计目的 掌握利用可编程逻辑器件和EDA设计工具进行电子系统设计的方法 2、设计内容和要求 用VHDL语言实现数字钟的设计，要求设计实现一个具有带预置数的数字钟，具有显示年月日时分秒的功能。用6个数码管显示时分秒，set按钮产生第一个脉冲时，显示切换年月日，