《电子线路EDA》课程设计-8×9先进先出(FIFO)缓冲器.doc

课程设计任务书 学生姓名： 专业班级： 指导教师： 工作单位： 仅供参考 题 目: 8×9先进先出（FIFO）缓冲器 一、设计目的 ①根据设计要求，完成对8×9先进先出（FIFO）缓冲器的设计。 ②进一步加强对QuartusⅡ的应用和对VHDL语言的使用。 二、设计内容和要求 ①设计一个8×9先进先出（FIFO）缓冲器，8位字深，9位字宽；当读信号ready有效时，FIFO的输出data_out使能；当ready无效时，FIFO的输出处于高阻态；当写信号writey有效时，9位款的寄存器进行写操作，信号rdinc和wrinc被用来作为寄存器读和写指针递增，以指示该位寄存器的读和写。信号rdptclr和wrptclr复位读写指针指向FIFO的第一个寄存器。data_in是将被载入到一个寄存器的数据。 ②掌握QuartusⅡ的操作和使用方法。 ③利用QuartusⅡ软件对所设计的电路进行仿真分析。 初始条件 CPLD，按键，时钟信号，拨码开关等。 四、时间安排： 2011.1.11课程设计任务布置、选题、查阅资料。 2011.1.12-2010.1.17 设计，软件编程、仿真和调试。 2011.1.18-2010.1.20 设计的硬件调试。 2011.1.21 机房检查设计成果，提交设计说明书及答辩。 指导教师签名： 年 月 日 系主任（或责任教师）签名： 年 月 日 目录 摘要 III Abstract III 绪 论 3 1 软件使用 3 1.1 QuartusⅡ简介 3 1.2 QuartusⅡ基本使用 3 1.2.1 新建工程 3 1.2.2 程序编写 3 1.2.3 仿真 3 1.2.4 硬件调试 3 2 FIFO 3 2.1 FIFO的使用 3 2.2 FIFO的参数 3 2.3 FIFO的分类及设计 3 3 先进先出缓存器设计 3 3.1 设计思想 3 3.2 各部分模块 3 3.2.1 先入先出缓存器 3 3.2.2 消抖电路 3 3.2.3 分频电路 3 3.2.4 顶层原理图 3 4 仿真及硬件调试 3 4.1 缓冲器仿真 3 4.2 缓存器硬件测试 3 5 心得体会 3 6 参考文献 3 附录 3  摘要 本文介绍了先进先出（FIFO）缓存器的设计方法，主要阐述如何使用新兴的EDA器件取代传统的电子设计方法。利用FPGA的可编程性，拥有简洁而又多变的设计方法。本设计实现了先进先出缓存器的一些基本功能，也把一些新的思路加入到设计中。主要包括采用了FPGA芯片，使用QuartusⅡ中的VHDL语言进行编程。VHDL是一个标准语言，其具有良好的移植性，值得本设计更为灵活，从而更有利于产品升级。 关键词：VHDL；FIFO；缓存器；QuartusⅡ； Abstract This article describes the design approach of First In First Out (FIFO) buffer,it focuses primarily on how to use the emerging EDA electronic design device to replace the traditional methods, There has many simple yet varied design approaches with the use of FPGAs programmability. This design achieved a FIFO buffer some of the basic functions, but also bring some new ideas into the design. Mainly include the use of a FPGA chip, using the VHDL language in the Quartus ? programming. VHDL is a standard language, which has good portability, it is worth this design is more flexible and thus more conducive to product upgrades. Keywords: VHDL；F