《数字系统设计基础教程（五）》中学生教育文学丛书.pdfVIP

下载 第5章 VHDL 的基础概念 硬件描述语言 ( H D L )为数字逻辑网络的计算机辅助设计 ( C A D )提供了一个有效的方法。 H D L 是一种可用于描述任意复杂度的逻辑网络所有重要特性的高级计算机语言。它的内容包 括单个函数、信号的属性和模块如何连接构成一个完整系统的细节等。一旦系统采用了合适 的格式和语法来描述，它就可以用 H D L 的程序进行编译。这样就会产生了一系列输出，这些 输出可用于模拟和验证逻辑网络的行为。 本章我们将学习如何应用称为 V H D L 的硬件描述语言来描述简单的数字电路。你将发现 V H D L是一个学习和使用起来都非常自然的语言。 5.1 引言 在层次设计中，每个系统都可看出由较小的模块组成。每个模块都提供了确定的函数， 而且每个模块的本身都由更小的模块组成。如果我们从最简单的函数入手，然后构造较为复 杂的模块，那么我们采用的是称为自底向上的系统设计方法。相反地，我们可以也从最高的 (系统)层次级别着手，然后将系统分解成越来越小的逻辑模块；这就是称为自顶向下的设计方 法。 硬件设计语言为我们提供了在希望的层次级别中描述数字系统的方法，它有助于我们掌 握不同层次级别的复杂性。一旦我们产生了逻辑网络的 H D L文件清单，它们就可以用于验证 设计的运算和性能，识别和改正故障点，并且我们可以相当地确信，如果根据 H D L来构成硬 件，系统将可以良好地工作。 本书将选择称为 V H D L 的这种特别硬件描述语音作为表达主要概念的工具。“V ”代表 1 V H S I C ，它是美国国防部( D o D )用于称之为Very High-speed Integrated Circuits 这一工作领域 的另一个首字母缩写。虽然存在其他非常好的 H D L ，但V H D L 已建立起一整套、有良好文档 的标准。V H D L 编译器作为单独的程序是现成的，可在多个商业 C A D工具集中找到。最重要 的是，V H D L代表了其他硬件描述语言的特征。 5.1.1 基本概念 考虑图5 - 1所示的通用逻辑功能模块。此单元的特征是， 它的输入口接受变量A , B , C 并在输出口得到函数 f (A , B , C ) 。 我们可以在不考虑模块内部的复杂度的情况下使用该模型。 逻辑模块 不管模块对应的逻辑函数是简单的一对逻辑门，还是具有 许多输入、输出，并且逻辑运算十分复杂的逻辑函数，这 些都没有关系。 输入 输出 现在假设你想在电话中向另一个你正在交谈的人描述 图5-1 通常的逻辑模块 V H D L 的发音方法是只读出它的字母，另外，V H S I C读作v i s - h i c . 106 数字系统设计基础教程 下载 该模块的运算。逻辑图的方法要求你转送一幅图形图像，或试图用文字描述一个图形。虽然 用口头描述逻辑电路对于小的单元而言已经足够，但用它来描述复杂网络是不实际的。另外， 出现错误的概率也会很高。 即便有了现成的逻辑图，还存在另一个问题：我们如何验证我们的设计以确保它按预期 的方式工作？优秀的设计者总是在设计的每个层次级别进行测试以避免设计周期的后期发现 错误而导致代价昂贵的更改。虽然我们可以通过追踪逻辑图中每一种可能的时序来进行逻辑 验证，但这种方法十分单调乏味并且可能引入大量错误。 硬件描述语言为这两个问题的解决提供了答案。它允许我们用精确定义的语句描述数字 网络的运算。该语句类似于通用的高级计算机语言，如 C + + 。反过来，我们可直接从 H D L描 述构造出逻辑图。但是， H D L语言具有更为重要的应用，即具有用计算机来模拟逻辑网络的 能力。设计测试和重新设计都可以在 H D L 级进行，并且设计的修改或更正可转换回初始设计。 正如它的名字所隐含的含义一样， H D L允许我们将硬件特征包含在模