集成电路设计上机实验报告集成电路上机参考模版.docxVIP

集成电路设计上机实验报告班级：姓名： 樊雪伟 学号：2016年4月21日目录一.简单数字电路设计 ……………………………………..3（1）D触发器设计…………………………………………3（2）全加器设计……………………………………………8（3）加/减法计数器设计…………………………………12二.简单模拟放大电路设计…………………………………19三.手工绘制CMOS结构Nand2或Nor2或Inv版图………24四．课程总结………………………………………………26第一部分 简单数字电路设计（1）D触发器设计1.1原理图设计原理图分析： SD和RD接至基本RS触发器的输入端，它们分别是预置和清零端，低电平有效。当SD=1且RD=0时(SD的非为0，RD的非为1，即在两个控制端口分别从外部输入的电平值，原因是低电平有效)，不论输入端D为何种状态，都会使Q=0，Q非=1，即触发器置0；当SD=0且RD=1(SD的非为1，RD的非为0）时，Q=1，Q非=0，触发器置1，SD和RD通常又称为直接置1和置0端。我们设它们均已加入了高电平，不影响电路的工作。工作过程如下：1）CP=0时，与非门G3和G4封锁，其输出Q3=Q4=1，触发器的状态不变。同时，由于Q3至Q5和Q4至Q6的反馈信号将这两个门打开，因此可接收输入信号D，Q5=D，Q6=Q5非=D非。2）当CP由0变1时触发器翻转。这时G3和G4打开，它们的输入Q3和Q4的状态由G5和G6的输出状态决定。Q3=Q5非=D非，Q4=Q6非=D。由基本RS触发器的逻辑功能可知，Q=Q3非=D。3）触发器翻转后，在CP=1时输入信号被封锁。这是因为G3和G4打开后，它们的输出Q3和Q4的状态是互补的，即必定有一个是0，若Q3为0，则经G3输出至G5输入的反馈线将G5封锁，即封锁了D通往基本RS触发器的路径；该反馈线起到了使触发器维持在1状态和阻止触发器变为0状态的作用，故该反馈线称为置1维持线，置0阻塞线。Q4为0时，将G3和G6封锁，D端通往基本RS触发器的路径也被封锁。Q4输出端至G6反馈线起到使触发器维持在0状态的作用，称作置0维持线；Q4输出至G3输入的反馈线起到阻止触发器置1的作用，称为置1阻塞线。因此，该触发器常称为维持-阻塞触发器。总之，该触发器是在CP正跳沿前接受输入信号，正跳沿时触发翻转，正跳沿后输入即被封锁，三步都是在正跳沿后完成，所以有边沿触发器之称。与主从触发器相比，同工艺的边沿触发器有更强的抗干扰能力和更高的工作速度。 真值表1.2 T-spice、仿真参数设置.tran 1N 500N.include D:\tanner\tanner\TSpice70\models\ml1_typ.md.param l=1u.print tran v(D) v(CP).print tran v(Q) v(NQ)波形截图波形分析如图所示，第一和第二个上升沿到来时，D端输入为高电平，此时Q输出为低电平，而当第三个上升沿到来时，我们可以看到D端输入为低电平，此时在下一个上升沿到来之前Q端输出为低电平，第五和第六个上升沿到来时D端输入为高电平，此时Q端均为高电平，-Q电平与Q相反。1.3 版图绘制版图截图(1) 生成设计电路图，原理图与仿真的原理图。不同的地方在于要加上电源，地以及输入输出PAD并且去掉信号源。（2）输出EDIF或TPR的网表。L-EDIT支持EDIF200，EDIF.LEVEL.0 关键词LEVEL.0显示网表类型。（3）启动L-EDIT,用FileNEW生成你的设计文件（即版图文件）这需要通过在NEW ……File的对话框COPY TDB Setup from file项中输入你的单元库文件名，从而将单元库的工艺设置信息传递给设计文件（即版图文件）。 （4）用Filesave储存设计文件。(5) 选择ToolsSPRSet up出现SPR.setup对话框。指定标准单元库文件名和网表文件。电源，地节点及在电路图中所用的端口名（此名必须和标准单元的电源，地的端口名一致）。（6）点击Initialize setup按纽,此步会注入网表，并且用网表使信息初始化以下的设置对话框。（7）点击core set up 、Padframe set up和Pad Route set up的按纽。（8）选择ToolsSPRPlace and Route设置适当参数。（9） Run。1.4 小结D触发器在时钟脉冲CP的前沿（正跳变0→1）发生翻转，触发器的次态取决于CP的脉冲上升沿到来之前D端的状态，即次态=D。因此，它具有置0、置1两种功能。由于在CP=1期间电路具有维持阻塞作用，所以在CP=1期间，D端的数据状态变化，不会影响触发器