第章存储系统演示课件.pptVIP

1 第4章 存储系统 4.1 存储器的基本原理 4.2 存储器的构成 4.3 8086CPU的存储器扩展 2 RAM：随机访问存储器 SRAM：静态存储器 Static random access memory DRAM：动态存储器 Dynamic random access memory ROM：只读存储器 Read only memory 4.1 存储器的基本原理 3 1. SRAM存储器 T1～T4构成双稳态触发器 数据读出时，X、Y译码线为高 数据写入时，I/O数据准备好，然后X、Y译码线为高 特点：速度快、电路复杂 4 SRAM存储器芯片结构 5 1024×1位结构芯片内部框图 6 SRAM芯片的引脚信号 SRAM芯片的控制信号： ADD 地址信号，在芯片手册中通常表示为A0，A1，A2，…。 CS 芯片选择，低电平时表示该芯片被选中。 WE 写允许，低电平表示写操作，高电平表示读操作。 Dout 数据输出信号，在芯片手册中通常表示为D0，D1，D2，…。 Din 数据输入信号，也表示为D0，D1，D2，…。 OE 数据输出允许信号。 7 SRAM时序 读周期： 地址有效CS有效数据输出CS复位地址撤销 写周期： 地址有效CS有效数据有效CS复位（数据输入）地址撤销 8 A0~A12：地址线 D0~D7：数据线 WE～：写允许信号，低有效 OE～：读允许信号，低有效 CE～、CS：选片信号 Vcc（28）、GND（14）： SRAM 6264 12 DRAM时序（一） 读周期： 行地址有效行地址选通列地址有效列地址选通数据输出行选通、列选通及地址撤销 13 DRAM时序（二） 写周期： 行地址有效行地址选通列地址、数据有效列地址选通数据输入行选通、列选通及地址撤销 14 DRAM时序（三） 刷新周期： RAS only：刷新行地址有效RAS有效刷新行地址和RAS撤销 CAS before RAS：CAS有效RAS有效CAS撤销RAS撤销 hidden：（在访存周期中）RAS撤销RAS有效 15 DRAM时序（四） 刷新周期： RAS only：刷新行地址有效RAS有效刷新行地址和RAS撤销 CAS befor RAS：CAS有效RAS有效CAS撤销RAS撤销 hidden：（在访存周期中）RAS撤销RAS有效 16 DRAM时序（五） 刷新周期： RAS only：刷新行地址有效RAS有效刷新行地址和RAS撤销 CAS befor RAS：CAS有效RAS有效CAS撤销RAS撤销 hidden：（在访存周期中）RAS撤销RAS有效 17 EPROM 可擦除可编程只读存储器 顶部开有一个圆形的石英窗口，用于紫外线透过擦除原有信息 一般使用专门的编程器（烧写器）进行编程 编程后，应该贴上不透光封条 出厂未编程前，每个基本存储单元都是信息1，编程就是将某些单元写入信息0 18 VPP ~CE ~OE ~PGM D0..D7 读方式 5V 0 0 0 输出 编程方式 12V 1 1 负脉冲 输入 检验方式 12V 0 0 0 输出 备用方式 5V × × 1 高阻 未选中 5V 1 × × 高阻 Intel 2764工作方式 19 EEPROM/E2PROM 电可擦除可编程只读存储器 在系统中是电可擦除的,擦写的电压比读入电压要高，通常为12V，擦写速度在毫秒量级,但仍比普通的RAM慢很多 不同厂家的EEPROM时序会有不同,要选择相应的EEPROM才能与芯片配合 20 Flash存储器 有E2PROM技术演化而来，读写速度更快、容量更大、成本更低。 必须以块为单位而非以字节为单位进行信息更新 分为NOR型和NAND型 NOR型：速度快，适合存储程序代码，支持程序直接在Flash存储器中运行 NAND型：容量大，集成度高 21 4.2 存储器的构成 22 位扩展 芯片的地址线数：18 存储器的结构256Kbx32 容量：1MB CPU的有效地址位数：20位字节地址 每个芯片的地址范围相同 23 字扩展 24 存储器芯片引脚数: 18 存储器结构：256kBx8 CPU有效地址线数：21 每个芯片的地址范围不同 25 字位扩展 26 例1 某计算机的主存地址空间中，从地址0000H到3FFFH为ROM存储区域，从4000H到5FFFH为保留地址区域，暂时不用，从6000H到FFFFH为RAM地址区域。RAM的控制信号为CS#和WE#，CPU的地址线为A15~A0，数据线为8位的线路D7~D0，控制信号有读写控制R/W#和访存请求MREQ#，要求：(1) 画出地址译码方案。(2) 如果ROM和RAM存储器芯片都采用8K×1的芯片，试画出存储器与CPU的连