微型计算机接口技术2.pptVIP

微型计算机与接口 第2章　存储器 2.1　存储器概述 2.1.2半导体存储器的分类与性能指标 　1.半导体存储器分类 按制造工艺分：双极型和MOS型 双极型：由PN结构成的三极管 　MOS型：金属－氧化物半导体场效应管 按功能分：随机存储器RAM、只读存储器ROM、闪速存储器。 2.半导体存储器的技术指标 （1）半导体存储器的和储存容量 　　半导体存储器芯片容量取决于存储单元的个数和每个单元包含的位数。 　存储器容量S＝存储单元数p×数据位数I 　　设k为存储芯片的地址线条数。 　　　　　S＝2k×i 2.半导体存储器的技术指标 （1）半导体存储器的和储存容量 例：一个存储芯片的地址线条数为20，数据线条数为4。 　存储容量　S=220×4＝1M ×4位（4MB） 2.半导体存储器的技术指标 (2)存取时间 　　存取时间是微处理器访问一次存储器所需的时间。 　　存储周期是连续两次访问存储器之间所需的最小时间。也是存取时间加上存储器的恢复时间。 　存取周期为10ns表示每秒钟可存取1亿次。 2.2　随机存储器 2.2.1　静态随机存取存储器（SRAM） 　　采用双稳态触发器存储信息。一旦电压消失，保存的信息将消失。 　双稳态触发器：RS触发器具有记忆功能。 2.2　随机存储器 2.2.1　静态随机存取存储器（SRAM） 典型芯片 2114　　1K×4位　 6116　　2K ×8位 6264　　8K ×8位 62128　16K ×8位 62256　32K×8位 62512　64K ×8位 HM628128　128K ×8位 HM628512　512K ×8位 2.2　随机存储器 2.2.1　静态随机存取存储器（SRAM） 　以6264为例说明SRAM的工作原理。 　引脚：A0～A12　地址线 　　　　D0～D7　数据线 　WE　写线　OE　数据输出使能 　CS1　和　CS2　片选 　　　　 　　　　 　 SRAM的读时序 SRAM的读时序 （1）地址线上出现地址信号 （2）由地址信号译码产生片选信号CS1 　　　同时OE信号有效。 (3) 数据输出。数据一直保持到地址和片选信号变化为止。 （4）经过一段恢复时间之后，下一个读写操作才开始。 SRAM的写时序 SRAM的写时序 （1）地址信号有效 （2）片选信号和写信号同时有效 （3）数据线有效，一直保持到地址、写信号和片选信号变化为止。 　写信号要保持一定的宽度。 （4）经过一段恢复时间之后，下一个读写操作才开始。 SRAM芯片与系统的连接 （1）全地址译码： 　　　20位地址都参加译码。存储器芯片上的每一个单元在整个内存空间中具有惟一的、独占的一个地址。 （1）全地址译码： 　　　20位地址都参加译码。存储器芯片上的每一个单元在整个内存空间中具有惟一的一个地址。 20位地址空间的表示： 00000H ~ FFFFFH MEMR，MEMW信号 (2)部分地址译码 就是只有部分高位地址参与存储器的地址译码。 A15和A13没有参于译码，A15和A13有四种状态：00、01、10、11 A15和A13无论取什么值都不影响译码电路的输出。 所以在组成20位地址时，将会出现4个地址范围。 地址范围 占据了4个8K的内存空间。 F4000H－F5FFFH F6000H－F7FFFH FC000H－FDFFFH FE000H－FFFFFH A19－－－-－－－－－－－－A0 1111,0100,0000,0000,0000 F4000H 1111,0101,1111,1111,1111 F5FFFH 采用部分地址译码会重复占用地址空间,占用的这4个8K的区域不可再分配给其他芯片。 破坏了地址空间的连续性，减小了总的可用存储地址空间。 优点是译码器的构成比较简单，主要用于小型系统中。 2.2.2动态随机存取存储器(DRAM) DRAM工作原理 写入时，字选线为高电平，写入“1”对电容充电。写入“0”则对电容放电。 读出时，字选线为高电平，C电容上的电荷输出到位线上。 DRAM芯片介绍 2164　　64K×1位 41256　256K ×1位 21010　1M ×1位 21040　　4M ×1位 DRAM的内部结构 DRAM的内部结构 2164A是容量64K×1位的动态随机存储器芯片； 把片内地址划分为“行地址”和“列地址”两组，分时从它的地址引脚输入。 DRAM芯片地址引脚只有它内部地址线的一半。根据2164A的容量， 2164A有 8条分时使用的地址线A7-A0。 它的数据线有两根，Din数据输入，Dout数据输出。 DRAM的内部结构 RAS为行地址选通信号和片选信号。 它有