0e1[理学]MCS—51单片机组成原理.pptVIP

第2章 MCS—51单片机组成原理 §1. 引脚描述与内部结构 §2. 存储器配置 §3. 时钟、复位、时序 §4. 输入输出端口 §5. 工作方式 §1. MCS-51引脚描述与内部结构 PDIP封装 二、引脚定义 电源：VCC、VSS 复位：RST，高电平复位 时钟：XTAL1、XTAL2 存储器接口信号 I/O接口 三、单片机的内部结构 MCS-51单片机内部结构 四、主要性能 ◆CPU：8位； ◆存储器：片内128B RAM、4KB ROM，片外可扩展64KB RAM、64KB ROM； ◆4个8位I/O口，共32条I/O口线； ◆2个16位定时／计数器； ◆1个全双工通用异步串行通信端口； ◆2个外部、3个内部共5个中断源，2个中断优先级； ◆内部RAM以及特殊寄存器SFR可以位寻址，即拥有布尔 操作区； ◆乘除指令、布尔操作指令。 §2. MCS-51存储器配置 一、地址空间 外部ROM （60KB） 内部or 外部ROM （4KB） 2、数据存储器空间 ★ ★ MCS-51的程序寻址范围为：0000H?FFFFH MCS-51的内部RAM寻址范围为：00H?7FH 内部SFR寻址范围为：80H?FFH MCS-51的外部RAM寻址范围为：0000H?FFFFH 3、MCS—51单片机的分类 4、存储器结构 普林斯顿结构：程序和数据共用一个存储器逻辑空 间，统一编址。 二、7个入口地址 例2－1：程序入口引导 三、内部128B RAM ◆128B RAM ① 00H?1FH：分成4个快速定位寄存器区，每个区中有R0?R7共8个寄存器 ② 20H?2FH：除正常作为RAM单元外，还可“位寻址”。共128位单元，位地址00H?7FH ③ 30H?7FH: 一般RAM区/栈区。理论上说00H?7FH均可作为一般RAM和堆栈使用 内部128B RAM地址分配 四、128B SFR 特殊功能寄存器 五、位寻址单元 六、专用寄存器 累加器A是最常用的专用寄存器。进入ALU中进行算术运算和逻辑运算的操作数大多来自累加器A，其操作的结果也常送回累加器A。有许多单操作数指令都是直接通过累加器A完成的。 七、程序状态字PSW ★ RS1、RS0（PSW.4、PSW.3）：寄存器区选择 例2－2 §3. 时钟、复位、时序 晶体振荡电路为计算机提供基准时序，MCS-51单片机的基准时钟可采用2种方法： 二、复位 RST/VPD：复位信号端和后备电源输入端。 输入＞10ms的高电平脉冲，单片机复位。VPD使用后备电源，可实现掉电保护。 三、时序 外部RAM读写MOVX指令时序 例1-3：如图所示MCS-51单片机系统。要求检测到X为高电平时，继电器吸合2秒后断开。试编制程序。 §4. 输入输出端口 四、P0、P1、P2、P3口的负载能力 §5. 工作方式 1、低功耗方式 本章小结 本章主要介绍单片机的内外部结构，包括引脚描述、内部结构与基本工作原理、程序存储器ROM、数据存储器RAM及其使用区域划分、特殊功能寄存器SFR、端口功能与结构、时序、复位、单片机工作方式等内容。 通过对本章的学习，读者应对单片机的内部结构、内部资源的功能与使用方法有一个较为具体的认识和了解。 一、P0口 P0口结构图 功能：DB0－7、I/O、AB0－7 1、当控制信号=“0”时，—— I/O 开关位置如图示→与门输出“0”→ FET1截止→输出级为开漏输出 ◆ CPU向端口写数据 写脉冲加到CL端,内部总线上数据由D端锁存到D触发器,经反相端输出,再经输出级FET2反相，送到引脚。引脚上出现的数据恰好是内部总线上的数据。 ◆ CPU从端口引脚读数据 读脉冲→读引脚 →缓冲器B1通→P0.X引脚信号到达内部总线 ◆ CPU从端口寄存器读数据 读脉冲→“读锁存器” →缓冲器B2通→寄存器Q端数据→内部总线 2、当控制信号=“1”时，—— AB0－7、DB0－7 这时，与门开通，FET2接到反相器输出端。CPU输出的地址/数据同时经FET1和FET2实现“推拉”输出。 另一种情况，数据总线输入数据时，仍经由缓冲器B1进入内部总线。 说明1：作为普通I/O口使用时,P0口为输出开漏电路,内部无上拉电阻,必须外接上拉电阻。作为地址/数据总线使用时,内部由上下2个FET推拉驱动,不得外接上拉电阻 说明2：在一个系统中P0口只能被定义为一种模式，要么作为普通I/O口，要么作为总线，一旦系统设计完成，则不能互换。 说明3：作为普通I/O口使用时,若要从引