21 CMOS工艺.pptVIP

* 4、制作硅栅 硅栅工艺实现了栅 和源、漏区自对准 具体步骤： 生长缓冲层 沟道区注入 生长栅氧化层 CVD工艺淀积多晶硅 多晶硅掺杂 光刻和刻蚀形成多晶硅栅的图形 * 5、形成源和漏区 磷注入形成n+区 作为NMOS源、漏区和n阱引出区 硼注入，形成PMOS的源、漏区和p型衬底的欧姆接触区 * 6、形成金属互连线 在整个硅片上淀积氧化层 通过光刻在氧化层上开出引线孔 在整个硅片上淀积金属层，如铝 光刻形成需要的金属互连线图形 Vout Vdd * n阱CMOS剖面结构 GND VDD * 第二章 集成电路制作工艺 2.1.1 集成电路加工的基本操作 2.1.2 MOS结构和分类 2.2.1 N阱CMOS工艺 2.2.2 深亚微米CMOS工艺 2.3.1 CMOS IC中的寄生效应 2.3.2 SOI工艺 2.3.3 CMOS版图设计规则 * §2.2.2 深亚微米CMOS结构和工艺 * 深亚微米CMOS工艺的主要改进 浅沟槽隔离 双阱工艺 非均匀沟道掺杂 n+/p+两种硅栅 极浅的源漏延伸区 硅化物自对准栅-源-漏结构 多层铜互连 * 1、浅沟槽隔离 常规CMOS工艺中的LOCOS隔离的缺点 表面有较大的不平整度 鸟嘴使实际有源区面积减小 高温氧化热应力也会对硅片造成损伤和变形 浅沟槽隔离的优势 占用的面积小，有利于提高集成密度 不会形成鸟嘴 用CVD淀积绝缘层从而减少了高温过程 * 浅沟槽隔离（STI） 光刻胶 氮化硅 （a） （b） （c） （d） * STI抑制窄沟效应 * 2、外延双阱工艺 常规单阱CMOS工艺，阱区浓度较高，使阱内的器件有较大的衬偏系数和源、漏区pn结电容 采用外延双阱工艺的好处 由于外延层电阻率很高，可以分别根据NMOS和PMOS性能优化要求选择适当的n阱和p阱浓度 做在阱内的器件可以减少受到α粒子辐射的影响 外延衬底有助于抑制体硅CMOS中的寄生闩锁效应 * 3 沟道区的逆向掺杂和环绕掺杂结构 沟道掺杂原子数的随机涨落引起器件阈值电压参数起伏，因此希望沟道表面低掺杂；体内需要高掺杂抑制穿通电流 逆向掺杂技术利用纵向非均匀衬底掺杂，抑制短沟穿通电流 环绕掺杂技术利用横向非均匀掺杂，在源漏区形成局部高掺杂区 * 逆向掺杂 逆向掺杂杂质分布 0.25um工艺100个NMOS器件阈值电压统计结果 器件阈值分布的标准差减小 * 逆向掺杂： Delta沟道技术 PMOS沟道区As离子注入 NMOS注硼，硼的氧化增强扩散效应影响杂质分布 Delta沟道技术可以获得较陡峭的纵向低－高掺杂分布 * 横向沟道工程：HALO掺杂结构 横向高掺杂区可以抑制源漏pn结耗尽区向沟道内的扩展，减小短沟效应 Halo结构可以利用大角度注入实现 * 横向沟道工程： POCKET掺杂结构 * 4、n＋、p＋两种硅栅 在CMOS电路中希望NMOS和PMOS的性能对称，这样有利于获得最佳电路性能 使NMOS和PMOS性能对称很重要的一点是使它们的阈值电压绝对值基本相同 在同样条件下，如果NMOS和PMOS都选用n+硅栅，则PMOS的负阈值电压绝对值要比NMOS的阈值电压大很多 PMOS采用p＋硅栅减小其阈值电压的绝对值，从而获得和NMOS采用n＋硅栅对称的性能 * 5、SDE结构 减小源漏区结深有利于抑制短沟效应。 问题：简单地减小源、漏区结深将使源、漏区寄生电阻增大造成MOS晶体管性能退化! 解决办法：使用SDE结构，在沟道两端形成极浅的源、漏延伸区 。 * SDE结深减小趋势 * 6、硅化物自对准结构 在栅极两侧形成一定厚度的氧化硅或氮化硅侧墙，然后淀积难熔金属并和硅反应形成硅化物 作用：减小多晶硅线和源、漏区的寄生电阻；减小金属连线与源、漏区引线孔的接触电阻 硅化物同时淀积在栅电极上和暴露的源、漏区上， 因此是自对准结构 * 7、铜互连 铜比铝的电阻率低40％左右。用铜互连代替铝互连可以显著减小互连线的寄生电阻从而减小互连线的RC延迟 铜易于扩散到硅中，会影响器件性能；铜还会对加工设备造成污染，因此铜互连不能用常规的淀积和干法刻蚀方法形成 铜互连技术特点： 显著减小互连线的寄生电阻 与低k介质材料结合减小寄生电容，提高电路性能 需要特殊的工艺技术：“镶嵌”（大马士革）技术和化学机械抛光技术 * 常规互连和镶嵌工艺比较 氧化层 光刻胶 金属 * 采用铜互连可以减少连线层数 * 先进深亚微米CMOS工艺过程 * 先进深亚微米CMOS工艺过程（续） * 90nm CMOS技术平台的主要指标 参数 一般器件 低功耗器件 低阈值 常规阈值 低阈值 常规阈值 电源电压VDD(V) 1.0 1.0 1.2 1.2 LG ≤70 ≤90 Tox(n