第03章__门电路2精选.pptVIP

* tPLH：输出由低电平变为高电平的传输延迟时间 tPHL：输出由高电平变为低电平的传输延迟时间 3.3.4 CMOS反相器的动态特性（门电路状态切换时所呈现的特性） * 放电 充电 寄生电容 管子切换需要时间 输出端的负载电容充、放电需要时间——主要原因 CMOS反相器传输延迟的原因： UO：UOH到UOL， CL需要有放电的时间 UO：UOL到UOH， CL需要有充电的时间 由于CMOS的输出电阻大，所以其充放电时间也比TTL长（τ=RC）。这是造成CMOS动态特性下传输延迟的主要原因。 * 3.3.3 其它类型的CMOS门电路 1. 其他逻辑功能的CMOS门电路（P91~93） 在CMOS门电路的系列产品中，除了反相器外常用的还有与门、或门、与非门、或非门、与或非门、异或门等 。 * 1. 与非门 2.或非门 * 1、与非门 * 带缓冲极的CMOS门 2.解决方法 * 3.3.3 其它类型的CMOS门电路 2. 漏极开路的门电路（OD门） 如同TTL电路中的OC门那样，CMOS门的输出电路结构也可做成漏极开路（OD）的形式。其使用方法与TTL的OC门类似。 * 与OC门类似，能实现线与连接、电平转换，提高驱动能力。 电平转换：vI：0~VDD1 vO：0~VDD2 漏极开路的门电路（OD门）（Open-Drain） Y=(AB) 74HC03电路结构 TN A B 内部逻辑 VDD1 VDD2 RL vO ? OD与非门逻辑符号 A B Y G D S 使用时必须外接上拉电阻 * 3. CMOS传输门（TG门）Transistor Gate CMOS传输门：控制信号传输的门 利用P沟道MOS管和N沟道MOS管的互补性构成。 C和C是一对互补的控制信号。 TP C VDD uo/ui ui/uo C TN 电路结构 如何判断MOS管的源极和漏极？ 根据MOS管工作时的电流方向： PMOS管从S端流向D端； NMOS管由D端流向S端。 分别按输入/输出信号端的位置判断。 TP : VTP 0 TN : VTN 0 可实现双向传输 VTN=︱VTP︱ ︱UGS（TP）︱ ︱ VTP︱ UGS（TN） VTN CMOS传输门的工作原理 若C=0（0V），C’＝1（VDD）时： TP的G极＝电路中最高电位，故无论vI为何值，UGS（TP）都不会为负值，TP截止； TN管的G极＝电路中最低电位， UGS（TN）都不会为正值，故TN截止。 输入与输出之间呈高阻态（ROFF109Ω），传输门截止。 C’=VDD TP TN VDD C=0 RL vo vI S D S D G G * 若C=1（VDD），C’＝0（0V）时： TN、TP的工作状态与vI的大小有关，故将vI的变化范围分成三段： 对TN管，讨论vI 在0~VDD-|VTP|段和VDD-|VTP|~VDD段的工作状态： vI = 0~VDD-|VTP|段：假设TN导通，则vI 传到vO后，有UGS（TN）VTN→TN导通，假设成立。故此段TN导通。 VTN VDD VDD-|VTP| 0 TN TP vI TN通 VTN = |VTP| vI = VDD-|VTP|~VDD段：仍假设TN导通，则vI传到vO后，有UGS（TN）VTN→ TN截止，与假设相矛盾。故此段TN截止。 TN止 C’=0 TP TN VDD C=VDD RL vo vI S D S D G G * 对TP管，讨论vI 在0~VTN段和VTN~VDD段的工作状态： vI =0~VTN段：|UGS（TP）||VTP|→TP截止。 vI =VTN~VDD段：|UGS（TP）||VTP|→TP导通。 综上，因此：在 vI=0~VDD范围内，TP、TN至少有一管导通，所以vI总能从左往右传到vO端。 VTN VDD VDD-|VTP| 0 TN通 TN TP vI TN止 TP止 TP通 C’=0 TP TN VDD C=VDD RL vo vI S D S D G G * * 若将vI加在右端，RL加在左端，同理可分析，通过C和C’ 能控制 vI 从右向左传输，实现信号的双向传输。 由于TN和TP的源极S和漏极D在结构上完全对称，故源极和漏极可以互换使用，所以传输门能够实现双向传输。 C’ TP TN VDD C RL vi vo D S D S G G * 传输门可作为模拟开关，传输连续变化的模拟信号。 这是一般的逻辑门无法实现的，模拟开关由传输门和反相器组成。它也是双向器件。 CMOS传输门的逻辑符号