第11章 CPLDFPGA系统设计.pptVIP

完成工程的创建后，修改“Hello_ucos_II_syslib”的属性。 图 11–69 Hello_ucos_II_syslib的属性界面 当这些配置完成以后，添加自己编写的PWM和I2C Master的HAL程序到工程中，具体程序请参考实例16 代码修改完成后，对整个工程进行编译，可执行的配置文件就可以生成了。将配置文件下到Demo板上的FPGA中，然后在Nios II IDE中选择“RUN”-“RUN AS”-“Nios II Hardware”运行Nios II系统，从Nios II的Consloe中可以看当I2C从24C02读到的数据，挂起任务２的次数是挂起任务１的两倍，同时在FPGA开发板上LED0由暗变亮，再由亮变暗——μC/OS –II嵌入式操作系统正常运行。另外需要对SDRAM、Flash、SRAM等接口进行测试验证。对SDRAM和SRAM的验证比较简单，设计测试用例不停地读写外挂的SDRAM、SRAM、Flash等等并进行比较。 当验证测试完毕以后，需要采用开始FPGA的板级设计，当然这项工作也可以并行做。 首先，我们考虑信号完整性问题。因为没有高速信号，所以我们不需要考虑高速部分的问题。因此我们主要需要从协议方面来进行板级信号完整性设计，这个可以参考各自具体的协议来确定整个信号完整性的问题。 本设计I2C master只采用7位地址，不兼容10位地址。由于I2C总线在空闲状态的时候会呈现高电平状态（因为外部上拉以及I/O管脚被设置为高阻状态），而总线在高电平的时候最容易受到串扰和干扰的影响。为了使总线线路的串扰和干扰最小，考虑PCB板的总线长度超过了10cm，所以布局和布线方式采用如图11-71所示的方式，从而使SDA和SCL线的电容负载一样。另外在走线的时候，必须注意SDA和SCL尽量等长、等距。 图 11–71 I2C总线布局布线方式示意图 其次，我们考虑功耗设计。利用Quartus II软件自带的功耗计算工具PowerPlay Power Analyse，我们大概可以计算出整个设计的功耗为7百多毫瓦，这样的功耗在器件的承受范围之内，另外因此而产生的热损耗也在器件的承受范围之内，所以无需外部有专门的散热装置如散热片等等来辅助散热。 再者，我们需要考虑电源完整性设计。为了使设计更加简单，我们先考虑整个设计中的器件电压情况。几乎所有的器件都可以采用3.3v电压供电，除了FPGA的核电压需要1.5v以外。因为市面上比较多的是5v供电器，因此权衡利弊，决定采用5v，2A的电源供电，5v通过两个线性电压转换器来生成3.3v和1.5v。 图 11–72 采用PowerPlay Power Analyse计算的功耗结果 图 11–73 电源转换电路 为了保证芯片电压稳定，基本原则是在芯片的电源管脚附近放置一颗0.1uf和0.01uf的电容滤波，有多少个电源管脚就放置多少颗这样电容 图 11–74 1.5V的滤波电路 再次强调的是，在PCB布局布线的时候需要考虑电容的摆放位置，所有的电容一定要放置在相对应的芯片的管脚附近，否则没有任何滤波效果。 这样整个设计过程基本宣告完毕，余下过程就是生产制造过程以及系统调试过程。这个过程需要认真仔细地测试，才能正式成为产品。其中包括信号完整性量测、电源完整性量测、FPGA内部调试过程等等。需要用到一些常用的工具特别是逻辑分析仪、示波器、万用表等等仪器设备。作为一个产品，在开始这些测试和调试之前需要有一个完整的测试规划，结束之后需要有完整和详细的测试报告。所有测试项目都通过才能正式上市。 11.8 本章小结 本章主要从系统层面讲述了怎样实现一个FPGA的完整设计，包括接口电平标准设计、信号完整性设计、电源完整性设计、功耗设计与热设计。随着设计复杂度的增加和工艺标准提高以及人们对低功耗、多功能的不断追求，这些设计越来越重要，甚至是影响到设计成败的关键。这些设计也需要与实际项目相结合，不断总结，才能够真正体会到这些设计的重要性。 11.9 思考与练习 CPLD/FPGA信号的电平接口主要哪些？怎样实现接口的抗干扰？ OC/OD门有什么样的特点？三态门与OC/PD门有什么样的不同？使用OC/OD门是需要注意哪些方面？ 信号完整性是指什么？它包含哪些基本内容？ 什么是传输线？什么是微带线？什么是带状线？传输线的基本理论包括哪些方面？ 阻抗匹配有哪些种类？怎样进行阻抗匹配？ 芯片封装对信号完整性有什么影响？ 电源完整性是指什么？哪些因素会影响到电源完整性？ 怎样实现低功耗的设计？ 散热主要有哪几种方式？它们各自的原理是什么？ SerDes的基本原理是什么？ 芯片的结温和封装温度可以从芯片手册上查到，而环境温