数码管扫描显示电路报告.doc

实验二 数码管扫描显示电路 一、实验目的 采用混合模式的工程设计方法完成数码管扫描显示电路. 二、实验内容 用模4计数器,3选1多路选择器,2-3译码电路以及7段译码器通过混合模式的工程设计方法实现数码管扫描显示电路. 三、实验方法 实验方法： 采用基于FPGA进行数字逻辑电路设计的方法。 采用的软件工具是QuartusII软件仿真平台，采用的硬件平台是Altera EPF10K20TI144_4的FPGA试验箱。 四、实验过程相关截图 1.将设计源文件counter.bdf mux4_3_1.vhd decoder2-3复制到新建工程所在文件内 1）模4计数器电路 2）3选1多路选择器VHDL代码 library IEEE; use IEEE.std_logic_1164.all; entity mux4_3_1 is port(d0,d1,d2:in STD_LOGIC_VECTOR(3 downto 0); sel:in STD_LOGIC_VECTOR(1 downto 0); dout:out STD_LOGIC_VECTOR(3 downto 0)); end mux4_3_1; architecture rtl of mux4_3_1 is begin dout= d0 when sel=00 else d1 when sel=01 else d2; end rtl; 3）2-3译码电路 2.建立顶层bdf文件,放置原件 5）管脚分配 clk : 125 din2[3..0] : 83 82 81 80 din1[3..0] : 79 78 73 72 din0[3..0] : 70 69 68 67 bsg[2..0] : 64 63 62 qa~qg : 135 132 131 130 121 120 6）仿真验证 7)编程配置及硬件测试 按照前面所述方法对该设计进行编程配置下载,实验平台上可观察到3位数码管均正确稳定显示 3.基于混合模式的工程设计 1)新建文件名为scan_led的工程项目 2)新建4位的3选1多路选择器,模4计数器,2-3译码器模块,并完成其相应的配置如下图 3)完成顶层设计,编译,仿真验证,分配管教,编程配置与硬件测试验证完成 五、实验结论及思考 实验中，工程文件名和顶层实体名必须一致，否则会出错。软件是英文有点难以操作，不过比Multisim好用。器件的话输入名字就会自动出来，很方便。 这次实验是将前面几个实验合起来一起组合，难度有点大，不过容易理解。希望老师上课讲课时声音大些。 数字电路与逻辑设计实验报告 第 3 页 共 3 页