[工学]A-ch2-ARM处理器基础.pptVIP

ARM处理器基础 ARM处理器基础 ARM体系结构版本 ARM处理器命名 ARM处理器与体系结构 ARM处理器系列 ARM寄存器的组织 ARM处理器基础 ARM体系结构版本 指令集架构 每个ARM处理器都有一个特定的指令集架构（ISA，instruction set architecture），而一个ISA版本又可以有多种处理器实现。 ISA随着嵌入式市场的需求而发展。ARM公司精心规划该发展过程，使得在较早的架构版本上编写的代码也可以在后继版本上执行。 Thumb-2 TrustZone ARM处理器基础 ARM处理器命名 ARM processor 命名X ARM processors 命名方法： ARM{x}{y}{z}{labels}, x表示系列 y 和 z是用来表示cache大小和内存管理单元的型号。 流水线结构 ARM10 6级流水线 ARM11? Pipeline ARM11 8级流水线 ARM processor 命名 ARM processors 命名方法： ARM{x}{y}{z}{labels}, x表示系列 y 和 z是用来表示cache大小和内存管理单元的型号。 存储器管理硬件 ARM内核的存储器管理硬件有3种不同类型： 无保护：存储器是固定的，只能提供非常有限的灵活性。它通常用于小的、简单的嵌入式系统，这种系统由于其应用特点而不要求存储器保护。 存储器保护单元MPU：使用一个只用到少量存储区域的简单系统。这些区域由一组特殊的协处理器寄存器控制，每一个区域定义了专门的访问权限。这种类型的存储器管理，适用于要求有存储器保护但没有复杂存储器映射的系统。 存储器管理单元MMU：是ARM上最广泛的存储器管理硬件。MMU使用一组转化表，以提供精细的存储器控制。这些表保存在主存里，并且提供虚拟地址与物理地址的映射和访问权限。MMU适用于支持多任务的复杂操作系统平台。 cache和Write buffer 逻辑cache和物理cache ARM processor 命名Z ARM processors 命名方法： ARM{x}{y}{z}{labels}, y 和 z是用来表示cache大小和内存管理单元的型号。 TCM cache改善了系统的整体性能，但也使程序的执行时间变得不可预测。对于实时系统来说，代码执行的确定性——装载和存储指令或数据的时间必须是可预测的．这一点至关重要。 使用称为紧耦合存储器TCM的存储器就可以实现。TCM是一种快速SRAM，它紧挨内核，并且保证取指或数据操作的时钟周期数——这对于一些要求确定行为的实时算法是很重要的，TCM位于存储器地址映射中，可作为快速存储器来访问。 ARM体系变种—T变种 Thumb指令集（T变种） 支持Thumb指令的ARM体系版本，一般加字符T来表示（如V4T）。 目前Thumb指令集有以下两个版本： Thumb指令集版本1，此版本作为ARM体系版本4的T变种； Thumb指令集版本2，此版本作为ARM体系版本5的T变种。 Thumb指令是将ARM指令的一个子集重新编码而形成的一个指令集。ARM指令长度为32位， Thumb指令为16位。这样，使用Thumb可以得到密度更高的代码，这对于降低产品的成本非常有意义 ARM体系变种—D变种 Debug（D变种） JTAG是由IEEE1149．1标准测试访问端口(standard test access port)和边界扫描结构来描述的。它是ARM用来发送和接收处理器内核与测试仪器之间调试信息的一系列协议。 JTAG原理简图 ARM体系变种—M变种 长乘指令（M变种） M变种增加了两条长乘指令： 其中一条指令完成32位整数乘以32位整数，生成64位整数的长乘操作； 另一条指令完成32位整数乘以32位整数，然后在加上一个32位整数，生成64位整数的长乘加操作。 ARM体系变种—I变种 嵌入式ICE宏单元（I变种） 嵌入式ICE宏单元(EmbeddedICE macrocell)是建立在处理器内部、用来设置断点和观察点的调试硬件。 ARM体系变种—E变种 增强型DSP指令（E变种） E变种的ARM体系增加了一些增强处理器对典型DSP算法处理能力的附加指令 : 几条新的完成16位数据乘法和乘加操作的指令； 实现饱和的带符号数的加减法操作的指令。 Cache预取指令PLD； ARM体系变种—J变种 Java加速器Jazelle（J变种） ARM的Jazelle技术是Java语言和先进的32位RISC芯片完美结合的产物。 Jazelle技术使得Java代码的运行速度比普通的Java虚拟机提高了8倍，这是因为Jazelle技术提供了Java加速功能，大幅的提高了机器的运行性能，而功耗反而降低了80%