- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
[工学]DSP课件3-4单元
提示下次上课内容:第3章 “存储器及外部接口” void InitGpio(void) // This function initializes the Gpio to a known state. { EALLOW; // 设置 GPIO A引脚, AL(7:0)为输入-AH(15:8)为输出 GpioMuxRegs.GPAMUX.all=0x0000; // sets GPIO Muxs as I/Os GpioMuxRegs.GPADIR.all=0xFF00; // upper byte as output/low byte as input GpioMuxRegs.GPAQUAL.all=0x0000; // Input qualifier disabled GpioDataRegs.GPADAT.all=0xAA00; // Toggle I/Os using DATA registers GpioDataRegs.GPASET.all=0xAA00; // Toggle I/Os using SET/CLEAR registers GpioDataRegs.GPACLEAR.all=0x5500; GpioDataRegs.GPATOGGLE.all=0xFF00; // Toggle I/Os using TOGGLE registers // Set GPIO B port pins, configured as EVB signals GpioMuxRegs.GPBMUX.all=0xFFFF; // Configure peripherals signals on the pins GpioMuxRegs.GPBQUAL.all=0x0000; // Input qualifier=0 (disabled) EDIS; } 5 PIE中断控制 F281×共支持17个CPU级中断,包括1个不可屏蔽中断NMI和16个可屏蔽中断(INT1~INT14,RTOSINT和DLOGINT) 外设中断扩展模块(PIE)中多个中断源复用1个中断信号。PIE支持多达96个中断源,其中8个中断源为一组,复用一个中断信号,总共有12个中断信号(INT1~INT12) PIE 的中断优先级由高到低分别是INT1-INT12,组内8个优先级由高到低的次序依次是INTx.1-INTx.8 每个中断源都有相应的中断向量存放在RAM中,构成整个系统的中断向量表来存在中断服务程序的地址 中断向量表由256×16位的SRAM构成,每个中断矢量占用两个2个16位的地址空间(请见P39 表2.23)。 DSP281X中断源: 45个PIE中断 16个CPU中断 一个NMI中断 3个外部中断源 IERx INTM ISR PIEIFRx.y PIEIERx.y PIEACKx 5 PIE中断控制 PIEVECT(15:1)指明中断矢量表中的中断矢量地址 ENPIE=1时所有中断矢量取自PIE中断矢量表 ENPIE=0时取自CPU矢量表 PIE中断控制寄存器(PIECTRL) 请见P42 表2.25 PIEACK(11:0) 如果任一组有外设中断产生,将PIEACK中相应位置1可使得PIE模块产生一个中断脉冲至CPU中断输入。 读PIEACK可确认各组中是否有等待响应的中断。 PIE中断确认寄存器(PIEACK) 5 PIE中断控制 当有中断产生,相应位置1;当DSP响应该中断后,硬件将标志位清零。 读寄存器可判断是否有待响应的中断。 PIE中断标志寄存器(PIEIFRx) 5 PIE中断控制(续) 置1使能相应的外设中断;置0屏蔽该中断源 PIE中断使能寄存器(PIEIERx) 5 PIE中断控制(续) 0--无中断请求 1--至少有一个中断请求 对某位置零可清除相应的中断请求 CPU中断标志寄存器(IFR) 5 PIE中断控制(续) 0--屏蔽中断 1--使能中断 复位后IER各位均清零 可以使用OR IER 指令使能中断或AND IER指令屏蔽中断 CPU中断使能寄存器(IER) 5 PIE中断控制(续) * * 主讲人:陈朋 地 址:广C321室 PhoneEmail:Chenpeng@zjut.edu.cn 1、DSP的含义?--2种 上次课的内容回顾 A. DSP (Digital Signal Processing)即数字信号处理(运算),它是利用计算机或专用处
您可能关注的文档
最近下载
- 党小组工作职责与相关制度汇编.docx VIP
- 英语丨贵州省贵阳市2024届高三上学期8月摸底考试英语试卷及答案.pdf VIP
- 2025年杭州市房地产市场监测报告.doc VIP
- 仓库管理岗位职责仓库管理岗位职责精选.doc VIP
- TGDICST-粉类防晒化妆品 SPF 值体外测定方法.pdf VIP
- 高处作业施工专项方案.docx VIP
- 政府采购评审专家资格考试题库.doc VIP
- DB4412_T 19-2022 消防车道、救援场地和窗口标识设置规范.docx VIP
- 2025年5月三级人力资源管理师考试《理论知识》真题试卷【完整版】.pdf VIP
- 仓库管理规章制度.pdf VIP
文档评论(0)