[高等教育]数字电子技术课件 第六章.ppt

3位异步二进制减法计数器 J 0 ? K0 ? 1 J1 ? K1 ? 1 J 2 ? K 2 ? 1 触发器为下降沿触发，Q0? 接CLK1, Q1?接CLK2。 若上升沿触发，则应 Q0 接CLK1, Q1 接CLK2。 下降沿触发： Qi Qi+1 CP 异步加法计数器 上升沿触发： Qi′ Qi+1 CP 异步加法计数器 下降沿触发： Qi′ Qi+1 CP 异步减法计数器 上升沿触发： Qi Qi+1 CP 异步减法计数器 小结: 异步二进制计数器构成方法 Q3为十分频端 0000~1001 十 Q3Q2Q1Q0 CP0 且Q0与CP1相连 Q3为五分频端 五 Q3Q2Q1 CP1 Q0为二分频端 0、1 二 Q0 CP0 分频端 输出状态 进制 输出端 CP输入端 ? 功能说明（表1） 2、异步二——五——十进制计数74LS290 Q0 Q1 Q2 Q3 FF1 1J C1 1K ≥1 R FF2 1J C1 1K ≥1 R FF3 S 1J C1 1K R FF0 S 1J C1 1K R S91 S92 CP0 CP1 R01 R02 2、异步十进制计数器 置0端 异步二－五－十进制计数器74LS290 置9端 若计数脉冲由CLK0端输入，输出由Q0端引 出，即得到二进制计数器；若计数脉冲由CLK1端 输入，输出由Q1～Q3引出，即是五进制计数器； 若将CLK1与Q0相连，同时以CLK0为输入端，输 出由Q0~Q3引出，则得到8421码十进制计数器。 74LS290功能表 缺点：（1）工作频率较低； （2）在电路状态译码时存在竞争 －冒险现象。 异步计数器特点 优点：结构简单 表6-1 部分常用集成计数器 三、任意进制计数器的构成方法 利用现有的N进制计数器构成任意进制（M）计 数器时，如果MN，则只需一片N进制计数器；如果 MN，则要多片N进制计数器。 实现方法 置零法（复位法） 置数法（置位法） 置零法：适用于有清零输入端的集成计数器。原 理是不管输出处于哪一状态，只要在清零输入端 加一有效电平电压，输出会立即从那个状态回到 0000状态，清零信号消失后，计数器又可以从 0000开始重新计数。 置数法：适用于具有预置功能的集成计数器。对 于具有预置数功能的计数器而言，在其计数过程 中，可以将它输出的任意一个状态通过译码，产 生一个预置数控制信号反馈至预置数控制端，在 下 一个 CLK 脉冲作用后，计数器会把预置数输 入 端 D0D1D2D3 的 状态 置入 输 出端。预置数控制 信号消失后，计数器就从被置入的状态开始重新 计数。 置零法 74LS160具有异步清零功能 0010 0011 0001 0100 0000 0101 Q3Q2Q1Q0 0110 RD? ? (Q2 ? Q1 )? 当MN时，一片N进制计数器即可实现 例6.3.2 解： 1 1 CLK 1 1 0 当计数器记成Q3Q2Q1Q0＝0110时，与非门输出低电平 信号给 RD? 端，将计数器置零。置零信号不是一个稳定的状态, 持续时间很短，有可能导致电路误动作。 改进电路 S D? 置数法 74LS160具有同步置数功能 Q3Q2Q1Q0 0010 0011 0001 0100 0000 0101 LD? ? (Q2 ? Q0 )? 1 1 CLK 1 1 0 LD′=0后，还要等下一个CLK信号到来时才置入数据， 而这时LD′=0的信号以稳定地建立了，提高了可靠性。 Q3Q2Q1Q0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 Q3Q2Q1Q0 0000 0001 0010 0011 0100 1001 1 CLK 1 1 0 1 1 0 0 1 P350 题6.15 解： LD? ? (Q3Q0 A? ? Q3Q1Q0 A)? 当A=1时 其状态转换图如下： 构成十二进制计数器 LD? ? (Q3Q1Q0 )? 当A=0时 其状态转换图如下： 构成十进制计数器 LD? ? (Q3Q0 )? 例:用集成异步二—五—十进制计数器74LS290接成 六进制计数器（模六）。（不用其他元件）。已知 74