ONFI4.的0中文翻译完整版.pdf

Open NAND Flash Interface Specification Reversion 4.0 2014.04.02 注：本文是 “Open NAND Flash Interface Specification Reversion4.0”的中文完整翻译。因为本人是做验证工 作，只关心基本功能，因此文中所有涉及到电气部分的描述都忽略了。 本人也是第一次接触ONFI 规范，因此翻译过程中有些术语或者内容可能理解不正确。有发现错误的朋友欢迎 指出，共同学习。(本文档翻译过程比较耗时，基本每天最多只能翻译20 页左右，另外限于水平有限，可能翻译质 量不是很高，还请多多谅解。如果有想补充修改的朋友，请发送邮件给我来索取原WORD 文档：li.wsh@163.com) —风语者 2016 西安 1.介绍 1.1 目的 该规范定义了标准NAND 闪存接口，对于要设计的系统提供了一种方法，以支持广泛的NAND 闪存设备。该 规范也为兼容在系统设计时尚不存在的新的NAND 设备提供了一种解决方案。 规范的目标和要求包括： 支持多种容量器件及未来新的发展 兼容现有NAND 闪存设计，提供向ONFI 的有序过渡 容量和特性在参数page 中被自我描述，因此不需要在Host 中有硬编码(hard-coded)的chip ID 表。  闪存器件的互操作性，不需要Host 更改，以支持新的Flash 设备 定义了一个兼容现有NAND 闪存接口的更高速的NAND 接口  允许独立的核心（VCC ）和I / O （VCCQ ）电源轨 支持将NAND lithography 确定的功能放在控制器中，并将控制器放在NAND 封装中(EZ NAND) 。 1.2 EZ NAND 概览 EZ NAND 包含和NAND 封装在一起用于执行lithography 确定(如ECC) 的NAND 管理功能的控制逻辑，同时保留 NAND 协议结构。EZ NAND 提供了最小的命令和/或协议变化的卸载(offload)解决方案。是否支持EZ NAND 由器件参数 page 决定。 1.3 参考 本规范参考以下规范和标准：  JEDEC SL_18 标准。标准可在 获得。 1.4 定义，缩写和约定 1.4.1 定义和缩写 在本规范中使用的术语旨在满足本规范的说明，不依赖于在其他规范中的定义。 地址(address) 地址包括行地址和列地址。行地址用来识别和访问page，块(block)以及LUN。列地址用来识别和访问page 中 的字节(byte)或字(word)。在NV-DDR,NV-DDR2 和NV-DDR3 数据接口中，列地址的最低位应始终为0。 异步 异步的意思是，在写操作中数据被WE_n 信号锁存，在读操作中数据被RE_n 信号锁存。 块(block) 由多个页面组成，并且是擦除操作的最小可寻址单元。 列 在page 寄存器中字节(x8)或字(x16)的位置。 数据突发(data burst) 数据突发是一组连续的没有停顿的数据输入或数据输出。一般来说，数据序列中的停顿时间不大于一个数据周 期的时间。 .1 数据突发结束 Host 在退出突发传输后发出一个新的命令。这将退出NAND 读模式和结束数据突发。 .2 数据突发退出 Host 在数据突发期间会将CE_n，ALE 或CLE 拉高。当在退出状态(exit state)时ODT 被关闭(如果使能)，如果 在退出后数据突发继续进行，则重新发送warmup 周期(如果使能)。 .3 数据突发暂停 Host 在数据突发期间停止DQS(输入脉冲)或RE(输出脉冲)。ODT(如果使能)在整个暂停期间保持使能，当数据 突发从暂停状态继续时，warmup 周期不会重新发送。 DDR Double data rate 的首字母缩写。