[工学]时序逻辑电路我.ppt

数字电子钟的组成 检查电路能否自启动 将状态“11” 代入状态方程和输出方程，分别求X=0/1下的次态和现态下的输出，得到： 二、 扭环形计数器 Q0 Q1 Q2 Q3 C1 1D FF0 CP C1 1D FF1 C1 1D FF2 C1 1D FF3 0000?1000?1100?1110 ? ? 0001?0011?0111?1111 0100?1010 ?1101 ?0110 ? ? 1001? 0010?0101?1011 有效循环 无效循环 6.2.2.5 顺序脉冲产生电路 顺序脉冲 分类 计数型 移位型 1. 计数型顺序脉冲发生器 1) 由四进制计数器( JK 触发器) 和译码器构成 Y0 CP 1J 1K C1 FF0 1J 1K C1 FF1 1 1 RD RD 1 CR Y1 Y2 Y3 CP Q0 Q1 Y0 Y1 Y2 Y3 2) 由 D 触发器和译码器构成 C1 1D Q0 Q0 RD C1 1D Q1 Q1 FF0 FF1 =1 CP CR RD 1 1 1 Y0 Y1 Y2 Y3 结果与前同 防止竞争冒险 2. 移位型顺序脉冲发生器 C1 1D Q0 C1 1D Q1 C1 1D Q2 C1 1D Q3 FF0 FF1 FF2 FF3 CP CR R R R R 1 状态图同环型计数器，能自启动，只有 4 个有效状态，但不需译码器。 1) 由环型计数器构成 CP Q0 Q1 Q2 Q3 2) 由扭环型计数器构成（略） 3. 用 MSI 构成顺序脉冲发生器 D0 D1 D2 D3 LD CR CTT CTP Q0 Q1 Q2 Q3 CO 74LS163 74LS138 STA STB STC Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1D 2D 3D 4D 5D 6D 7D 8D CP 1 74LS374 EN 1Q 2Q 3Q 4Q 5Q 6Q 7Q 8Q 3位二进制计数 译码 缓冲 寄存 6.3 时序逻辑电路的设计 1. 设计的一般步骤 时序逻辑 问题 逻辑 抽象 状态转换 图（表） 状态 化简 最简状态 转换图（表） 电路方程式 （状态方程） 求出 驱动方程 选定触发 器的类型 逻辑 电路图 检查能否 自启动 6.3.1 同步时序逻辑电路的设计 具体步骤： 1）逻辑抽象，建立原始状态图。 （1）确定输入/出变量、电路状态数； （2）分别以上述状态为现态，观察在每一输入组合条件下应转入哪个状态及相应输出。 2）状态化简 若两个状态在相同的输入下有相同的输出，并转换到同一个次态，则称为等价状态；等价状态可以合并。 3）状态分配（编码） （1）确定触发器数目 （2）给每个状态规定一个代码 （通常编码的取法、排列顺序都依照一定的规律） 4）选定触发器类型 求出状态方程，驱动方程，输出方程 5）检查自启动 6）画出逻辑图 2. 设计举例 按如下状态图设计时序电路。 000 /0 /0 /0 /0 /0 001 010 011 100 101 /1 [解] 已给出最简状态图，若用同步方式： 输出方程 00 01 11 10 0 1 Y 0 0 0 0 0 1 ? ? 为方便，略去右上角 标n。 状态方程 00 01 11 10 0 1 1 0 1 0 1 0 ? ? 0 1 0 0 0 1 1 [例] 选用 JK 触发器 驱动方程 约束项 逻辑图 CP 1K C1 FF1 1J Y 1J 1K C1 FF0 1K C1 FF2 1J 1 检查能否自启动： 110?111?000 能自启动 /0 /1 (Moore型) [例 ] 按如下状态图设计时序电路。 000 ?/00 001 010 011 100 101 ?/00 ?/00 1/00 1/00 110 1/00 111 1/00 0/10 1/01 P/Y1Y2 [解] 时钟方程 输出方程 ? ? ? ? 0 1 0 0 PQ2n Q1nQ0n 00 01 11 10 0 0 0 0 0 0 0 0 00 01 11 10 Y1 ? ? ? ? 0 0 0 0 PQ2n Q1nQ0n 00 01 11 10 0 0 0 0 0 1 0 0 00 01 11 10 Y2 选用上升沿触发的 D 触发器 000 ?/00 001 010 011 100 101 ?/00 ?/00 1/00