[理学]第1章 可编程逻辑器件基础.pptVIP

可编程逻辑器件(PLD)的定义 课程主要内容 器件为什么能够编程？ 熟悉大规模可编程逻辑器件的基本结构及工作原理，主要介绍 Altera公司的CPLD/FPGA器件 怎样对器件编程？ 熟悉一种EDA开发软件的使用方法，以Altera公司的MaxPlusII10.2、Quartus6.0软件为例 熟练掌握一种硬件描述语言，以VHDL语言为例 CPLD/FPGA数字系统设计实例 电子时钟、电子琴 数字频率计、多功能波形发生器 UART串行接口芯片设计 教学安排 理论教学（32学时） 上机实践（32学时） 考核方式 实验成绩（实验报告、上机考试）--40% 平时成绩（考勤、课堂纪律等） --20% 理论笔试（考试） --40% 教材及参考书 褚振勇,翁木云. FPGA设计及应用. 西安：西安电子科技大学出版社, 2002 潘松,黄继业. EDA技术实用教程. 北京：科学出版社, 2002 求是科技. CPLD/FPGA应用开发技术与工程实践.北京：人民邮电出版社, 2005 王诚,吴继华等. Altera FPGA/CPLD设计(基础篇).北京：人民邮电出版社, 2005 沈明山. EDA技术及可编程器件应用实训. 北京: 科学出版社, 2004 , , 第1章 可编程逻辑器件概述 内容提要 可编程逻辑器件的发展和分类 可编程逻辑器件的基本结构 CPLD/FPGA的基本结构 可编程逻辑器件的一般设计流程 Terminology-ISP PLD的发展趋势 向高集成度、高速度方向进一步发展 最高集成度已达到1000万门 向低电压和低功耗方向发展 5V?3.3V?2.5V?1.8V?更低 内嵌多种功能模块 RAM，ROM，FIFO，DSP，CPU 向数、模混合可编程方向发展 1.2 可编程逻辑器件的基本结构 一、PLD的基本结构 可编程逻辑器件种类较多，不同厂商生产的可编程逻辑器件的结构差别较大。可编程逻辑器件的基本结构由输入缓冲电路、与阵列、或阵列、输出缓冲电路等4部分组成。 输入缓冲电路：用来对输入信号进行预处理，以适应各种输入情况，由缓冲器组成，使输入信号具有足够的驱动能力并产生互补信号； “与阵列”和“或阵列”：PLD器件的主体，能够有效地实现“积之和”形式的组合逻辑函数； 输出缓冲电路：主要用来对输出信号进行处理，用户可以根据需要选择各种灵活的输出方式（组合方式、时序方式），并可将反馈信号送回输入端，以实现复杂的逻辑功能。 二. PLD电路的表示方法 1. PLD连接的表示法 PLD中阵列交义点上有3种连接方式：硬线连接、接通连接和断开连接。表示方法如下图所示，其中硬线连接是固定连接方式，是不可编程的，而接通和断开连接是可编程的。 2. 输入/反馈缓冲单元表示法 PLD的输入缓冲器和反馈缓冲器都采用互补的输出结构，以产生原变量和反变量两个互补的信号，如左所示。A是输入，B和C是输出，真值表如表1所示。 3. PLD与门表示法 与阵列是PLD中的基本逻辑阵列，它们由若干个与门组成，每个与门都是多输入、单输出形式。以三输入与门为例，其PLD表示法如下图所示，图中D＝A * B * C 左上图为4输入端与门电路，P＝A*B*D。 右上图为4输入端与门电路，P＝A* 4. PLD或门表示法 或阵列也是PLD中的基本逻辑阵列，它们由若干个或门组成，每个或门都是多输入、单输出形式。以4输入与门为例，其PLD表示法如左图所示，图中Y＝P1＋P3＋P4 例：辨别如下PLD实现的逻辑功能 PROM结构 “与”阵列固定，“或”阵列可编程 与阵列为全译码阵列，器件的规模将随着输入信号数量n的增加成2n指数级增长。因此PROM一般只用于数据存储器，不适于实现逻辑函数。 EPROM和EEPROM结构与此类似。 PLA结构 “与”阵列可编程，“或”阵列可编程 PLA的内部结构在简单PLD中灵活性最高 PAL结构 “与”阵列可编程使输入项增多 “或”阵列固定使器件简化。 或阵列固定明显影响了器件编程的灵活性 GAL结构 在电路结构上， GAL器件继承了PAL “与”阵列可编程，“或”阵列固定的基本结构，如下图所示： GAL器件的OLMC(Output Logic Macro Cell) 每个OLMC组成如左图所示，包含： 或阵列中的一个或门 一个异或门：控制输出信号的极性，当XOR(n)=1时，起反相作用；当XOR(n)=0 时，起同相作用。 D触发器：用于设计时序逻辑电路 4个数据选择器(MUX): PTMUX、TSMUX FMUX、OMUX 四个数据选择器功能说明： 1. PTMUX(