[高等教育]第3章_8086_微处理器及其系统.ppt

8086的操作和时序 系统的复位和启动操作 总线操作 中断操作 最小方式下的总线读操作 最小方式下的总线读操作T1状态 首先 有效，指出CPU是从内存还是I/0端口读数据，有效电平一直保持到整个总线周期的结束即T4状态 内存或I/0端口得地址由地址线输出即：地位地址由AD15~AD0输出和高4位地址A19/S6~A16/S3 输出 ALE引脚输出正脉冲。 有效输出低电平，表示高8位数据总线上的信息可以使用。 输出低电平，表示本总线周期为读周期。 最小方式下的总线读操作T2状态 AD15~AD0，地址消失，进入高阻态 A19/S6~A16/S3及 输出状态信息S7~S3 变为低电平。 输出低电平有效信号。 最小方式下的总线读操作T3状态 内存单元或者I/O端口将数据送到数据总线上，CPU通过AD15~AD0接收数据 最小方式下的总线读操作TW状态 TW 等待READY引脚信号有效。 最后一个TW状态数据出现在总线上，这个时候和T3状态一样。 最小方式下的总线读操作T4状态 在T4状态和前一个状态交界的下降沿处，CPU对数据总线进行采样，获得数据。 8086 最小模式下写周期时序 最小方式下的总线写操作T1状态 首先 有效，指出CPU是从内存还是I/0端口读数据，有效电平一直保持到整个总线周期的结束即T4状态 内存或I/0端口得地址由地址线输出即：地位地址由AD15~AD0输出和高4位地址A19/S6~A16/S3 输出 ALE引脚输出正脉冲。 有效输出低电平，表示高8位数据总线上的信息可以使用。 输出高电平，表示本总线周期为写周期。 最小方式下的总线写操作T2状态 AD15~AD0，地址消失，发出数据。数据信息一致保持到T4状态中间。 A19/S6~A16/S3及 输出状态信息S7~S3 变为低电平，一直维持到T4状态。 输出低电平有效信号。 最小方式下的总线写操作T3状态 CPU继续提供状态和数据信息，并且继续维持 为有效电平 最小方式下的总线写操作TW状态 TW 等待READY引脚信号有效。 TW和T3状态一样，数据总线上也仍然保持要写入的数据。 最小方式下的总线写操作T4状态 在T4状态完成数据的写入，数据从数据总线上被撤除，各种控制信号线和状态信号线也进入无效状态。 进入高电平，从而使总线收发器不工作。 数据/地址、状态/地址复用线的特点 减少了 8086 CPU的引脚线 需解决 数据/地址线的分离 功能各异：不同控制线具有不同的作用 方向确定：仅为单向输入或输出 电平触发：不同控制线有不同的电平触发方式 VCC — +5V GND — 地 控制线的特点 电源线 8086 引脚信号与功能（二） 分时复用地址/数据总线：AD15~AD0（引脚39,2-16，16根） 传送地址时：单向，三态输出 传送数据时：双向，三态输入输出 T1状态：输出要寻址的存储器或I/O端口地址； T2状态：浮置成高阻状态，为传输数据作准备； T3状态：用于传输数据； T4状态：结束总线周期。 通过分时复用利用40条引脚实现20位地址、16位数据及众多控制信号和状态信号的传输。 当CPU响应中断以及系统总线“保持响应”时，复用线都被浮置为高阻状态。 8086 引脚信号与功能（三） 分时复用地址/状态总线：A19/S6~A16/S3（引脚35-38，4根） 输出，三态。 T1状态：输出地址的最高4位；T2~T4状态：输出状态信息。 访问存储器：T1状态时输出的A19~A16送到锁存器(8282)锁存，与AD15~AD0组成20位的地址信号； 访问I/O端口：不使用这4条引线，A19~A16=0。 S6为0，8086当前与总线相连。 S5表明中断允许标志位IF的当前设置。 S4和S3指示当前正在使用哪个段寄存器。 8086 引脚信号与功能（四） 当前正在使用DS 1 1 当前正在使用CS，或未用任何段寄存器 0 1 当前正在使用SS 1 0 当前正在使用ES 0 0 状态 S3 S4 S4、S3的代码组合和对应的状态 8086 引脚信号与功能（五） 电源线和地线：3根 1个电源线Vcc(引脚40)：输入电压 +5V?10% 2个地线GND(引脚1,20)：均接地 8086