[工学]上海大学数字逻辑电路分析与设计讲义-----内部资料.pdf

数字逻辑电路 分析与设计讲义 2009.08 1 目录 第 1 章 数值与编码 6 1.1 数字信号 6 1.1.1 数字信号 6 1.1.2 逻辑代 7 1.1.3 A/D 和 D/A 转换 9 1.2 数制 9 1.2.1 十进制和任意进制10 1.2.2 二进制10 1.2.3 二进制数的算术运算13 1.2.4 十六进制和八进制15 1.3 二值编码16 1.3.1 格雷码16 1.3.2 二进制原码、补码和反码18 1.3.3 带符号数的表示方法18 1.3.4 用反码和补码进行加/减运算19 1.3.5 二 十进制码21 1.3.6 ASCII 码23 习题123 第2 章 组合逻辑函 26 2.1 逻辑代 26 2.1.1 代入规则27 2.1.2 反演规则27 2.2.3 对偶规则28 2.2 逻辑函数和逻辑表达式29 2.2.1 导出逻辑表达式与真值表29 2.2.2 与-或表达式与最小项表达式31 2.2.3 或-与表达式与最大项表达式32 2.3 表达式、真值表与逻辑图之间的关系34 2.4 卡诺图及逻辑化简37 2.4.1 真值表与卡诺图37 2.4.2 表达式与卡诺图39 2.4.3 由卡诺图写出最简表达式41 2.4.4 末完全规定的逻辑函数的化简44 2.5 应用实例46 习题2 52 第3 章 组合逻辑电路设计61 3.1 集成逻辑电路的电气特性61 2 3.1.1 集成电路的主要电气指标62 3.1.2 逻辑电路的输出结构66 3.1.3 正、负逻辑 性68 3.1.4 常用门电路68 3.2 常用组合逻辑模块69 3.2.1 4 位并行加法器70 3.2.2 数值比较器72 3.2.3 译码器73 3.2.4 据选择器78 3.2.5 总线收发器82 3.3 应用实例83 3.4 险象与竞争92 3.4.1 不考虑延迟时的电路输出92 3.4.2 逻辑险象及其消除92 3.4.3 功能险象95 3.4.4 输入信号的上升及下降时间引起的毛刺97 3.4.5 动态险象98 习题3 100 第4 章 时序电路基础109 4 . 1 集成触发器109 4.1.1 基本R S 触发器109 4.1.2 时钟RS 触发器112 4.1.3 D 触 发 器114 4.1.4 JK 触发器118 4.1.6 异步计 器120 4.2 同步时序电路122 4.2.1 同步时序电路的结构和代数法描述122 4.2.2 米里型电路的状态表 （图）124 4.2.3 莫尔型电路的状态表 （图）126 4.2.4 功能表描述128