[工学]触发器.pptVIP

触发器概念 触发器是能够实现记忆功能的原件，各种时序电路通常都是由触发器构成。 触发器具有两个稳定状态，有一个或两个输出端，接通电源后两个输出端就有相异的状态，而且当输入端加上触发信号时，输出会发生反转，故称为触发器。触发信号取消后，触发器保持原状态不变，直到重新输入触发信号时发生变化，具有记忆功能，可构成计数器、寄存器和存储器。 5.2.1 主从RS触发器 同步RS触发器在时钟为高电平时工作，即在时钟为高电平期间，触发器接受输入信号，输入信号改变，触发器的状态发生相应改变。因为各触发器的输入一般是直接或间接接至前级触发器的输出或本身的输出山个，在一个时钟脉冲作用下输入信号多次改变会引起触发器状态多次改变。在一个时钟脉冲作用下触发器发生两次或两次以上反正的现象称为“空翻”。为了克服空翻引入主从RS触发器。 逻辑符号： 电路结构： 两个同步RS触发器构成，分别构成主触发器和从触发器，主触发器的始终为CP，从触发器的始终为CP。 工作原理： 当CP=1时，主触发器工作，此时CP从触发器保持原来的状态不变。 当CP=0时，主触发器被封锁，此后输入状态改变，主触发器的状态不变。同时，从触发器工作按照与主触发器相同的状态反转。 所以，一个CP信号期间，触发器状态只发生一次改变。 本章小结 本章内容：五种触发器类型 需要掌握： 基本RS触发器电路图、逻辑符号、真值表、逻辑式和状态转移图 同步RS触发器、主从JK触发器、D触发器和T触发器的逻辑符号及功能 能够比较以上触发器的优缺点 为了使CP下降时输出值和当时的J、K信号一致，要求在CP=1的期间J、 K信号不变化。但实际上由于干扰信号的影响，主从触发器的一次翻转现象仍会使触发器产生错误动作，因此主从JK触发器数据输入端抗干扰能力较弱。为了减少接收干扰的机会，应使CP=1的宽度尽可能窄。 3. 主从触发器的脉冲工作特性 ① 时钟CP由0上跳至1及CP=1的准备阶段，要求完成主触发器状态的正确转移，则须：第一，在CP上跳沿到达时，J、K信号已处于稳定状态，且在CP=1期间，J、K信号不发生变化； 第二，从CP上升沿抵达到主触发器状态变化稳定，需要经历三级与非门的延迟时间，即3tpd，因此要求CP=1的持续期tCPH≥3tpd。  ② CP由1下跳至0时，主触发器的状态转移至从触发器。从CP下跳沿开始，到从触发器状态转变完成，也需经历三级与非门的延迟时间，即3tpd，因此要求CP=0的持续期tCPL≥3tpd。此间主触发器已被封锁，因而J、K信号可以变化。 ③ 为了保证触发器能可靠地进行状态变化，允许时钟信号的最高工作频率为 主从触发器在CP=1时为准备阶段。CP由1下跳变至0时触发器状态发生转移，因此它是一种脉冲触发方式。而状态转移发生在CP下降沿时刻。 5.3.2 边沿触发器 同时具备以下条件的触发器称为边沿触发方式触发器(简称边沿触发器)：① 触发器仅在CP某一约定跳变到来时，才接收输入信号； ② 在CP=0或CP=1期间，输入信号变化不会引起触发器输出状态变化。因此，边沿触发器不仅克服了空翻现象，而且大大提高了抗干扰能力，工作更为可靠。  边沿触发方式的触发器有两种类型：一种是维持—阻塞式触发器，它是利用直流反馈来维持翻转后的新状态，阻塞触发器在同一时钟内再次产生翻转；另一种是边沿触发器，它是利用触发器内部逻辑门之间延迟时间的不同，使触发器只在约定时钟跳变时才接收输入信号。 图 5-11 负边沿JK触发器 2. 边沿触发器 负边沿JK触发器是在CP下降沿产生翻转，翻转方向决定于CP下降前瞬间的J、K输入信号。它只要求输入信号在CP下降沿到达之前，在与非门1、2转换过程中保持不变，而在CP=0及CP=1期间，J、K信号的任何变化都不会影响触发器的输出。因此，这种触发器在数据输入端具有更强的抗干扰能力。 5.4 D触发器 1. 同步D触发器 为了解决R、S之间有约束问题，可以将图5-5(a)同步RS触发器的R端接至D门的输出端，并将S改为D，便构成了图5-12(a)所示的同步D触发器，其逻辑符号如图5 -12(b)所示。图5 -12(a)中，门A和B组成基本触发器，门C和D组成触发引导门。基本触发器的输入为 当CP=0时，SD=1，RD=1，触发器状态维持不变。 当CP=1时，SD= D ，RD=D，代入基本RS触发器的特征方程得出同