数字电路与逻辑设计课设 周群.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
数字电路与逻辑设计课设 周群

数字电路与逻辑设计 课程设计 姓名: 周群 同组人: 吴付敏 学号: U200915207 班级: CS0911 专业:计算机科学与技术 日期:2011 .10 .12 目录 一、 实验目的 2 二、 实验内容 2 三、 实验环境 4 四、 设计方案 5 五、 实验步骤和观察记录 9 六、 心得体会 10 七、 VHDL源代码 10 题目:红外线数据传输系统 实验目的 学习掌握使用硬件描述语言 VHDL 编程,深入了解并掌握可编程芯片 PLD 的设计技术, 加强对《数字逻辑》课程所学知识综合运用的能力,培养自己创造性思维能力和独立解决实 际问题的能力。 一.实验内容 1.实验任务: 设计红外线数据传输系统: 红外线传输系统包括发送方和接收方两端,都可以单独进行初始化清零处理。在发送端可以设置准备发送的 8bits 的数据信息,连同一个偶校验位一起发送。接受端接收到 8bits 的数据信息和一位偶校验信息后,显示接收到的数据信息和校验信息,并根据偶校验判定接 收到的信息是否出错。 试验按钮设计在发送端,按下设置按钮后发送端将 K1~K8 的数据存入到系统中,送到 3 个数码管,同时生成校验位并由指示灯显示。按下清零按钮使得数据信息变为 0。按下发送按钮后发送 信息,数据发送期间旁边的发送指示灯亮,发送完后发送指示灯熄灭,结束灯闪烁 1 次。 在接受端,将接受到的校验码用一个指示灯显示,同时根据接收到的数据信息和校验码判定接收是否正确,若正确,错误指示灯不亮,若错误,错误指示灯亮。 当接收完所有数据后,结束灯闪烁 3 次。 实验设计检测要求 通过开关 K1~K8 设定要传送的 8bits 信息,再通过置数按钮存放在系统内部, 生成校验码,同时发送校验码指示灯显示。置数按钮在系统发送信息期间无效。 按发送按钮时进入发送态,发送灯亮,系统先发送最低位,通过寄存器循环移位 在连续发送其他位,此时 3 个数码管上的信息也随着改变,最后还要传送一个校验码。 接收端采用移位方式按位存入信息,在接收第一位时寄存器先清零。接收时数码管上的信息位随着寄存器内容的变化而变化,接收到校验码后立即设置校验码指示灯,同时 按偶校验判定接受是否正确,将结果在接收错指示灯上显示。 发送端发送完所有数据后,发送完指示灯闪一次,即表示嘟的一声报警。接收端接受完所有数据后, 接受完指示灯要闪烁三次,即表示嘟嘟嘟的一声报警。 干扰测试:发送高电平状态若出现低电平,接收端不予接收。发送过程出现干扰, 干扰前的数据保证正确。 实验环境 实验软件环境:ispLEVER Project Navigator 实验硬件环境:Family : ispLSI 1K Device Device: ispLSI1032E Speed Grade:70 Package type : 84PLCC Part Name : ispLSI1032E-70LJ84 Density:6000 Logic cells:128 I/O cells:64 I/O pins:64 Dedicated:8 Output:2 Icc:190 一.设计方案 实验设计思想: 思想一:16分频技术 因为接收端不发送端为两个独立的设备,即各自产生自己工作的 CP,为了提高系统的 可靠性,采用 16 分频技术(即通过分频实现采样准确化)。如上图,在发送端,计数器 1 号在 0~7 输出 0,在 8~15 输出 1,则 CP1 的高电平部分为 CP 的 8 倍。在接收端,计数 器 1 号在 0~14 输出为 0,在 15 输出为 1,则 CP2 的高电平部分为 CP 的 1 倍。这样只用 使 CP2 处于 CP1 中间处,则可以精确采样。 思想二:模块化设计(结构化描述) 因为接收端不发送端为两个独立的设备,即各自产生自己工作的 CP,为了提高系统的 可靠性,采用 16 分频技术(即通过分频实现采样准确化)。如上图,在发送端,计数器 1 号在 0~7 输出 0,在 8~15 输出 1,则 CP1 的高电平部分为 CP 的 8 倍。在接收端,计数 器 1 号在 0~14 输出为 0,在 15 输出为 1,则 CP2 的高电平部分为 CP 的 1 倍。这样只用 使 CP2 处于 CP1 中间处,则可以精确采样。 思想三:行为描述 由于接收端参考电路不详,无法使用模块化设计,但是接收端端口输入输出特性明显。充分利用 VHDL 语言舍弃内部复杂连线的思想,可以通过逻辑较快设计接收端。 思想四:状态机 总体思路上采用状态机的思想设计,发射端 4 位计数器 2 为控制状态计数器,其工作 周期为 CP1 的周期。其开始状态为“0011”,在“0011”~“0110”为

文档评论(0)

qwd513620855 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档