第5章 系统实践.pptVIP

90 我们在这里根据我们上机所用的开发板的资源给大家介绍一些模块的实现，包括LED数码管显示、秒表、UART控制器等，这些大家可以在上机课程中进行实现并在硬件上进行演示。 除此之外，同时给大家介绍一些常用模块的原理和实现方法，包括DDS等，大家进行自主性设计。 本开发板采用是依元素科技有限公司自主开发的XILINX SPARTAN-3系列FPGA评估开发板ALMIGHTY，以Spartan3S500E FPGA为核心，主时钟66MHz。板上很多用户交互界面，按键、LED以及LCD等，并带有大量的外围接口，RS232、USB2.0、PCI等等。 Almighty开发板上提供两个LED七段数码管，可以显示数字。 七段数码管段排列如下图，Almighty开发板上采用的是共阴的，即：低点亮。 在Almighty开发板上LED数码管不是直接连在FPGA上的，而是通过74HC595的8bit的串转并芯片连接到FPGA上的，这样连接的目的是可以更有效的使用FPGA的IO管脚，然后两个数码管再通过选通管脚选通。基本连接示意图如下： 时钟分频 div_to_1m: process(reset_n ,clk ) --分成1M时钟 begin if ( reset_n =0 ) then clk_div_66 = (others =0); else if clk=1 and clkevent then if(clk_div_66 = X42) then clk_div_66 = (others =0); else clk_div_66 = clk_div_66 + 1; end if; end if; end if; end process; process(reset_n ,clk ) begin if ( reset_n =0 ) then clk_1m = 0; else if clk=1 and clkevent then if(clk_div_66 = X42) then clk_1m = 1; else clk_1m = 0; end if; end if; end if; end process; div_to_10k: process(reset_n ,clk_1m ) --分成10K时钟 begin if ( reset_n =0 ) then clk_div_100 = (others =0); else if clk_1m=1 and clk_1mevent then if(clk_div_100 = X64) then clk_div_100 = (others =0); else clk_div_100 = clk_div_100 + 1; end if; end if; end if; end process; process(reset_n ,clk) begin if ( reset_n =0 ) then clk_10k= 0; else if clk=1 and clkevent then if(clk_div_100 = X64) then clk_10k = 1; else clk_10k = 0; end if; end if; end if; end process; div_to_500Hz: process(reset_n ,clk_10k ) --分成500Hz时钟 begin if ( reset_n =0 ) then clk_div_20 = (others =0);