第三章3触发器与时序逻辑电路.ppt

§3-5时序逻辑电路的分析方法 §3-5 时序逻辑电路的分析方法 试分析图示时序逻辑电路的逻辑功能，列出状态转换表，并画出状态转换图。 解：图示电路为1个异步摩尔型时序逻辑电路。 写时钟方程： 写驱动方程： 写状态方程： 列状态转换表： §补充 时序逻辑电路的设计方法 * 第三章 触发器与时序逻辑电路 3-4 任意进制计数器 3-5 时序逻辑电路的分析方法 3-4 任意进制计数器 计数器 同步 异步 二进制 十进制 任意进制 二进制 十进制 任意进制 加法，减法，可逆 加法，减法，可逆 加法计数器：随cp的输入，电路递增计数 减法计数器：随cp的输入，电路递减计数 可逆计数器：随cp的输入，电路可增可减计数 一、任意进制计数器的构成方法 用 N 进制计数器，构成 M 进制计数器 （一） MN 的情况 1、复位法（即清零法） 利用第M+1个状态译码，使 RD=0 ， 电路输出 M个稳定状态， 不等下一个CP脉冲到来，电路立即回到0000状态。 第M+1个状态为暂态，不等稳定，就已消失。 利用置数功能和置 0 功能构成N 进制计数器的原理有何异同？ 利用“161”和 “163”的同步置数功能也可以构成 N 进制计数器。 利用置数功能构成 N 进制计数器 置0法原理 置数法原理 　　当输入第 N 个计数脉冲时，利用置 0 功能对 计数器进行置 0 操作，强迫计数器进入计数循环， 从而实现 N 进制计数。这种计数器的起始状态值 必须是零。 　　当输入第 N 个计数脉冲时，利用置数功能 对计数器进行置数操作，强迫计数器进入计数 循环，从而实现 N 进制计数。这种计数器的 起始状态值就是置入的数，可以是零，也可 以非零，因此应用更灵活。 例：用同步置 0 的 CT74LS163 构成六进制计数器 CT74LS163 Q0 Q1 Q2 Q3 CO D0 CTT CTP CR LD D1 D2 D3 CP × × × × ③ 画连线图 输出端 ① 写出 S6-1 的二进制代码 S6-1 = S5 = 0101 ② 写出反馈置 0 函数 1 1 用74LS163来构成一个十二进制计数器。 （1）写出状态SN-1的二进制代码。 （3）画连线图。 SN-1＝S12-1＝S11＝1011 （2）求归零逻辑。 例 D0～D3可随意处理 D0～D3必须都接0 用反馈清零法将CT74LS290连接成6进制计数器。 Q3 Q2 Q1 Q0 C0 C1 S9(1) S9(2) R0(1) R0(2) 1.首先将Q0与C1连接组成十进制计数器。 2.将置位端接0, Q2和Q1端反馈至清零端。 例 原理分析： 设初始状态为0000 1.因为R0(1)=R0(2)=S9(1)=S9(2)=0，所以电路为计数 状态，从0000开始计数。 2.当第五个计数脉冲过后，输出为 0101。再来一 个计数脉冲时，输出变为0110，由于Q1和Q2分别 接R0(1)和R0(2)清零端，所以0110这个状态，刚一出 现，马上又变为0000。 例 试用两片74LS160构成百进制计数器。 2、连接方式与特点 1）同步CP方式。 2）用低位的进位信号控制高位的功能转换端， 高位仅在 EP=ET=C1=1 的时间内计数。 3、进制 M M = 10×10 = 100 高位的C 端是此计数器的进位输出端，进位信号为Y=1。 高位、低位各自能输出10个稳定状态： （二）M N 的情况 （用多片N进制计数器组合构成） 1、连接线路 Q3 Q2 Q1 Q0 C CP EP ET 74LS160 RD LD D3 D2 D1 D0 Q3 Q2 Q1 Q0 C CP EP ET 74LS160 RD LD D3 D2 D1 D0 CP 1 Y （1） （2） 例 试用两片74LS160构成百进制计数器。 2、连接方式与特点 1）异步CP方式。低位的进位信号是高位的时钟。 2）两片的EP、ET恒为1，都处于计数状态。 3、进制 M M = 10×10 = 100 高位的C 端是此计数器的进位输出端，进位信号为Y=1。 高位、低位各自能输出10个稳定状态： 1、连接线路 为何用非门？ Q3 Q2 Q1 Q0 C CP EP ET 74LS160 RD LD D3 D2 D1 D0 CP 1 Y （1） （2） Q3 Q2 Q1 Q0 C CP EP ET 74LS160 RD LD D3 D2 D1 D0 1 例2 两片之间用非门连接的原理 74LS160