[信息与通信]第四讲 逻辑门电路1-TTL逻辑门电路的原理.ppt

二极管或门电路 * 输 入 输出 VA（V） VB（V） VL（V） 0V 0V 5V 5V 0V 5V 0V 5V 0V ~5V ~5V ~5V 0 1 0 1 B L A 0 0 1 1 输 入 0 1 1 1 输出 或逻辑真值表 2010－09－19 中国科学技术大学 快电子 刘树彬? 三极管非门电路 2010－09－19 中国科学技术大学 快电子 刘树彬? * 输 入 输 出 VA（V） VL（V） 0V 5V 5V ~0V L A 0 1 输 入 1 0 输 出 非逻辑真值表 2010－09－19 中国科学技术大学 快电子 刘树彬? * （1）在多个与门串接使用时，会出现低电平偏离标准数值的情况；或门情况类似 （2）负载能力差 （3）速度慢 二极管与门和或门电路的缺点 2010－09－19 中国科学技术大学 快电子 刘树彬? * 将二极管与门（或门）电路和三极管非门电路组合起来 Diode Transistor Logic——DTL 解决办法 DTL与非门电路 2010－09－19 * 工作原理： （1）当A、B、C全接为高电平5V时，二极管D1～D3都截止，而D4、D5和T导通，且T为饱和导通， VL=0.3V，即输出低电平 （2）A、B、C中只要有一个为低电平0.3V时，则VP≈1V，从而使D4、D5和T都截止，VL=VCC=5V，即输出高电平 所以该电路满足与非逻辑关系，即： 中国科学技术大学 快电子 刘树彬? TTL逻辑门电路 二极管的开关特性 BJT的开关特性 基本逻辑门电路 TTL逻辑门电路 2010－09－19 中国科学技术大学 快电子 刘树彬? * DTL门到TTL门的演进 2010－09－19 中国科学技术大学 快电子 刘树彬? * Transistor-Transistor Logic TTL与非门电路 2010－09－19 中国科学技术大学 快电子 刘树彬? * 带负载电容的BJT反相器 2010－09－19 中国科学技术大学 快电子 刘树彬? * TTL反相器的基本电路 2010－09－19 中国科学技术大学 快电子 刘树彬? * TTL反相器的工作原理 vi＝0.2V，低电平 T1发射结导通，VB1=0.9V T2、T3截止 T1集电极回路电阻是RC2和T2的集电结反向电阻之和→T1深度饱和 忽略流过RC2的电流，VB4≈VCC=5V T4和D导通 VO≈VCC-VBE4-VD =5V-0.7V-0.7V=3.6V 输入为低时，输出为高电平 2010－09－19 中国科学技术大学 快电子 刘树彬? * 饱和 0.2V 截止 截止 导通 导通 0.9V TTL反相器的工作原理 vi＝3.6V，高电平 VB1=2.1V，T1为倒置使用的放大状态 T1发射结反偏 T2、T3饱和，输出0.2V VC2=0.7V+0.2V=0.9V，T4和D截止 输入为高时，输出为低电平 2010－09－19 中国科学技术大学 快电子 刘树彬? * 0.9V 倒置状态 3.6V 饱和 饱和 截止 截止 0.2V 4.3V？ 采用输入级以提高工作速度 输入由3.6V→0.2V VB1=0.2V+0.7V=0.9V T2、T3的储存电荷来不及消散，仍是饱和状态 VC1=0.7V+0.7V=1.4V T1集电结反向偏置，T1工作在放大区 T2的基极电流为T1的β倍，即βiB1,使T2迅速脱离饱和进入截止状态 T4迅速导通，T3负载小，集电极电流加大，存储电荷迅速消散，进入截止状态 2010－09－19 中国科学技术大学 快电子 刘树彬? * 采用推拉式输出级以提高开关速度和带负载能力 驱动能力： 输出低电平 T3饱和，T4、D截止 低输出阻抗：饱和电阻 大电流输出：IC3 输出高电平 T3截止，D导通 T4射级跟随器 2010－09－19 中国科学技术大学 快电子 刘树彬? * 推拉式(push-pull)或图腾柱(totem-pole)输出电路 采用推拉式输出级以提高开关速度和带负载能力 开关速度 输出低→高 iB2迅速增大，T2先脱离饱和并截止 VC2VC3，T4和D导通，iC4迅速增大，T4饱和，加速对负载电容充电 输出高→低 T3深度饱和，呈现低阻，CL快速放电 2010－09－19 中国科学技术大学 快电子 刘树彬? * 输出波形具有快速的前后沿 采用推拉式输出级以提高开关速度和带负载能力 2010－09－19 中国科学技术大学 快电子 刘树彬? * 2010－09－19 中国科学技术大学 快电子 刘树彬? * TTL反相器的电压传输特性 电压传输特性曲线： vo=f（vi） A B C D E 2010－09－19 * TTL反相