[物理]时序逻辑电路.ppt

第五章 时序逻辑电路 第五章 时序逻辑电路 § 5.1 时序逻辑电路的特点和表示方法 §5.2 时序逻辑电路的分析方法 §5.3 寄存器 §5.4 计数器 §5.4 计数器--- 三、十进制计数器: §5.4 计数器--- 五、集成计数器构成任意进制计数器: §5.4 计数器--- 六、移位寄存型计数器: 1、环形计数器 §5.4 计数器--- 六、移位寄存型计数器: 1、环形计数器 1、环形计数器 §5.5 序列信号发生器 §5.6 时序逻辑电路的设计方法 例1 设计一个同步5进制加法计数器 利用逻辑分析的方法画出电路完整的状态图。 （3）状态化简。 观察上图可知，S2和S3是等价状态，所以将S2和S3合并，并用S2表示，得简化状态图: （4）状态分配。 该电路有3个状态，可以用2位二进制代码组合（00、01、10、11）中的 三个代码表示。本例取S0=00、S1=01、S2=11。 （6）求出驱动方程和输出方程。 （7）画逻辑图。 根据驱动方程和输出方程，画出逻辑图。 （8）检查能否自启动。 第五章 时序逻辑电路—最基本要求 §5.5 序列信号发生器 2、消除干扰的一个简单方法就是用时钟脉冲去封锁译码门。 §5.5 序列信号发生器 3、用扭环行计数器构成的顺序脉冲发生器 消除了竞争—冒险 §5.5 序列信号发生器 §5.5 序列信号发生器 4、用环行计数器作顺序脉冲分配器，消除了竞争—冒险 §5.5 序列信号发生器 4、用环行计数器作顺序脉冲分配器，消除了竞争—冒险 1、分析给定的逻辑问题，确定输入变量、输出变量以及电路的 状态数。 2、定义输入、输出逻辑状态的含意，并将电路状态顺序编号。 3、按照题意列出电路的状态转换表或画出状态转换图。 二、状态化简 等价状态：输入条件，次态，输出均一样。 设计原则：最简。步骤如下： 一、逻辑抽象，得出状态转换图（表） 三、状态分配: 亦称 状态 编码 ①触发器数目 ②触发器状态组合 状态编码的方案共有： 四、选定触发器类型并求出状态方程、驱动方程和输出方程 五、画出逻辑图 六、检查设计的电路能否自启动 §5.6 时序逻辑电路的设计方法 时序逻辑问题 状态转换图（表） 最简状态转换图（表） 电路 方程式 逻辑 电路图 逻辑抽象 状态化简 选定触发器的类型 检查能否自启动 §5.6 时序逻辑电路的设计方法 （2）状态分配，列状态转换编码表。 (1）根据设计要求，设定状态， 画出状态转换图。该状态图不须化简。 Moore型 §5.6 时序逻辑电路的设计方法 000 001 010 011 100 （4）求各触发器的驱动方程和进位输出方程。 （3）选择触发器。选用JK触发器。 §5.6 时序逻辑电路的设计方法 n 2 Q Q n 1 Q 0 n 100/0 010/0 001/0 011/0 000/1 × × × 00 01 11 10 1 0 000 001 010 011 100 n 2 Q Q n 1 Q 0 n 100/0 010/0 001/0 011/0 000/1 × × × 00 01 11 10 1 0 n 2 Q Q n 1 Q 0 n 1 0 0 0 0 × × × 00 01 11 10 1 0 n 2 Q Q n 1 Q 0 n 0 1 0 1 0 × × × 00 01 11 10 1 0 n 2 Q Q n 1 Q 0 n 0 0 1 1 0 × × × 00 01 11 10 1 0 n 2 Q Q n 1 Q 0 n 0 0 0 0 1 × × × 00 01 11 10 1 0 §5.6 时序逻辑电路的设计方法 §5.6 时序逻辑电路的设计方法 （5）画逻辑图。 Q C1 C1 Q 1K 1J ∧ 1J 1J ∧ 1K 1K C1 Q ∧ 2 Q 0 Q Q 1 CP Y 进位输出 （6）检查能否自启动 可见，如果电路进入无效状态101、110、111时，在CP脉冲作用下，分别进入有效状态010、010、000。所以电路能够自启动。 0 Q Q 1 Q 2 /Y 000 001 010 011 100 /0 /0 /0 /0 /1 /1 101 /1 110 111 /1 §5.6 时序逻辑电路的设计方法 S0——初始状态或没有收到1时的状态； 例2 设计一个串行数据检测器。该检测器有一个输入端X，它的功能是对输入信号进行检测。当连续输入三个1（以及三个以上1）时，该电路输出Y=1，否则输出Y=0。 解： （1）根据设计要求，设定状