数字电路课程设计-多功能数字时钟设计精选.docxVIP

数字电路课程设计多功能数字时钟 专业班级： 15电子1班 学 号： 设 计 人： 指导教师： 设计时间：2016年6月6日 内容摘要 20世纪末，电子技术获得了飞速的发展，在其推动下，现代电子产品几乎渗透了社会的各个领域，有力地推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能进一步提高，产品更新换代的节奏也越来越快。 现代生活的人们越来越重视起了时间观念，可以说是时间和金钱划上了等号。对于那些对时间把握非常严格和准确的人或事来说，时间的不准确会带来非常大的麻烦，所以以数码管为显示器的时钟比指针式的时钟表现出了很大的优势。数码管显示的时间简单明了而且读数快、时间准确显示到秒。而机械式的依赖于机械震荡器，可能会导致误差。 数字钟是采用数字电路实现对“时”、“分”、“秒”数字显示的计时装置。数字钟的精度、稳定度远远超过老式机械钟。在这次设计中，我们采用LED数码管显示时、分、秒，以24小时计时方式，根据数码管动态显示原理来进行显示，用12MHz的晶振产生振荡脉冲，定时器计数。在此次设计中，电路具有显示时间的其本功能，还可以实现对时间的调整。数字钟以其小巧，价格低廉，走时精度高，使用方便，功能多，便于集成化而受广大消费的喜爱，因此得到了广泛的使用。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。 因此，我们此次设计与制做数字钟就是为了了解数字钟的原理，从而学会制作数字钟.而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路。通过它可以进一步学习和掌握各种组合逻辑电路和时序电路的原理和使用方法。目 录第一章：设计要求。。。。。。。。。。。。。。。（1）第二章：单元电路设计与分析。。。。。（2）第三章：电路的安装与调试 。。。。。。（11）第四章： 实验总结 。。。。。。。。。。。。。。。（21）附件：元器件清单。。。。。。。。。。。。。。。（22）参考文献。。。。。。。。。。。。。。。。。。。。。。。（23） 第一章 设计要求 数字钟是一种用数字显示秒、分、时的计时装置，与传统的机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，因而得到了广泛的应用：小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。多功能数字钟由以下几部分组成：555定时器组成的多谐振荡器构成秒脉冲发生器；校正电路；六十进制的秒、分计数器和二十四进制的时计数器；秒、分、时的数码显示部分；报时电路等。 具体要求及任务 时间以24小时为一个周期； 显示时、分、秒；具有校时功能，可以分别对时、分进行单独校； 计时过程具有整点报时功能； 画出电路原理图； 元器件及参数选择； 电路仿真； 接线及调试； 1 第二章 单元电路设计与分析 数字钟的组成框图如图1所示分别由显示电路，译码电路，计数器，校时电路，校分电路，和脉冲产生电路。时显示器分显示器秒显示器24进制计数器60进制计数器60进制计数器整点报时校时电路秒脉冲 总体框图 274LS160十进制同步加法计数器 逻辑功能描述如下：由逻辑图与功能表知，在CT74LS160中LD为预置数控制端，D0-D3为数据输入端，C为进位输出端，RD为异步置零端，Q0-Q3位数据输出端，EP和ET为工作状态控制端。当RC=0时所有触发器将同时被置零，而且置零操作不受其他输入端状态的影响。当RC=1、LD=0时，电路工作在预置数状态。这时门G16-G19的输出始终是1，所以FF0-FF1输入端J、K的状态由D0-D3的状态决定。当RC=LD=1而EP=0、ET=1时，由于这时门G16-G19的输出均为0，亦即FF0-FF3均处在J=K=0的状态，所以CP信号到达时它们保持原来的状态不变。同时C的状态也得到保持。如果ET=0、则EP不论为何状态，计数器的状态也保持不变，但这时进位输出C等于0。当RC=LD=EP=ET=1时，电路工作在计数状态。从电路的0000状态开始连续输入16个计数脉冲时，电路将从1111的状态返回0000的状态，C端从高电平跳变至低电平。利用C端输出的高电平或下降沿作为进位输出信号。逻辑功能表如下：表一、74LS160逻辑功能CPEP ET工作状态×0×× ×置零10× ×预置数×110 1保持×11× 0保持（但C=0）111 1计数 3逻辑框图如图1： 逻辑符号如图2： 555定时器555芯片内部结构4 555集成定时器由五个部分组成：基本RS触发器：由两个“与非”门组成比较器：C1、C2是两个电压比较器分压器：阻值均为5千欧的电阻串联起来构成分压器，为比较器C1和C2提供参考电压。晶体管开卷和输出缓冲器：晶体管VT