[工学]第三章门电路复习.pptVIP

第三章门电路复习 3.7 试分析图3.7 中各电路的逻辑功能，写出输出逻辑函数式。 Y=ABC Y=(AB+CD)‘INH’ （5）CMOS集成电路的集成度比TTL电路高。 （6）CMOS电路容易受静电感应而击穿，在使用和 存放时应注意静电屏蔽，焊接时电烙铁应接地 良好，尤其是CMOS电路多余不用的输入端不 能悬空，应根据需要接地或接高电平。 CMOS电路与TTL电路比较： 多余输入端的处理措施 处理原则： 不能影响输入与输出之间的逻辑关系 。 数字集成电路中多余的输入端在不改变逻辑关系的前提下可以并联起来使用，也可根据逻辑关系的要求接地或接高电平。TTL电路多余的输入端悬空表示输入为高电平；但CMOS电路，多余的输入端不允许悬空，否则电路将不能正常工作。 对于TTL门，一般可将多余的输入端通过上拉电阻（1~3 K?）接电源正端；也可利用反相器将其输入端接地;通过大电阻接地（逻辑1的处理）。直接把多余端接地（逻辑0的处理）。 对于CMOS电路，对于输入端可根据需要直接接地（逻辑0的处理）；或直接接VDD（逻辑1的处理）。 Y=（A+B+C）‘ 试分析图3.13中各电路的逻辑功能，写出输出逻辑函数式。 Y=AB Y=A+B 提示： * 本章小结 　门电路是构成各种复杂数字电路的基本逻